[参考译文] ADS1281：问题(数据速率与时钟频率间的关系、MUX#39时的稳定时间；ing、&amp；24位输出格式)

尊敬的 Dean：

欢迎访问 TI E2E 论坛！

来回答您的问题。

1. 抽取率是绝对的；但是、正如您指出的、数据速率将随 fCLK 频率而变化。
   
   
2. 只有管道内联的意义在于、一旦转换完成、ADC 将立即开始新的转换、同时计算校准的转换结果、并且在 ADC 执行下一次转换时/DRDY 变为低电平。 但是、由于这是一个多路复用 ADC、因此只有一个 Δ-Σ 调制器和数字滤波器；因此、不可能对两个输入通道执行任何类型的同步或并发采样。
   
   重新配置 ADC (例如更改 MUX)时、数字滤波器及其所有抽头都会复位。 之前的转换被暂停并且一个新的转换开始。 因此、稳定时间将是滤波器抽头采集足够数据以计算"稳定"结果的完整63个转换周期。
   
   注意：如果您使用 SINC5滤波器、那么使用 FIR 平通带滤波器的数字滤波器稳定时间将大约为5个转换周期、而不是63个转换周期。
   
   
3. 本身没有24位数据模式... 有一个调制器位流模式、或者31位滤波器数据模式(第32位是一个冗余符号位)。 但是、 如果您只对24位数据感兴趣、则可以为前24位数据计时、然后停止 SPI 通信。
   
   

此致、
Chris

尊敬的 Dean：

1. 好的。 我已经记下了这一点、以便在未来的数据表修订版中进行更新。
   
   
2. 我的错误是、我想到的是具有内部多路复用器的 ADS1282。
   
   您是否能够控制/RESET 引脚？
   切换多路复用器后、您可以切换/RESET 引脚(在引脚控制模式下用作 SYNC 引脚)以重新启动 ADC 转换。 这样、您 将仍然具有 TDR (~63)转换周期延迟。 但是、通过重新启动转换、/DRDY 信号将保持高电平、直到数字滤波器结果稳定。
   
   如果不同步或重新启动 ADC 的转换、您需要进行计数并等待63个转换周期(是的、250SPS 数据速率下为252ms) 、以便数字滤波器的输出数据代表当前多路复用器通道。
   
   表11中给出了从同步到/DRDY 变为低电平的精确时间、即62.98046875/Fdata + 468/fCLK、因此这实际上是63个转换周期。 我知道其中一些稳定时间是数字滤波器以外的数字延迟造成的、但我必须对其进行研究以确定其量。
    

此致、
Chris