This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC7563:电源抑制比

Guru**** 2017950 points
Other Parts Discussed in Thread: DAC7563
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/744132/dac7563-power-supply-rejection-ratio

器件型号:DAC7563

我的设计使用 DAC7563输出信号处理应用中使用的直流电压。 该电压上的噪声、尤其是大约2MHz 的噪声会影响我们的测量。

AVDD (3.3V)电源上的简单 LC 滤波器是否足够、或者我们是否应该添加单独的低噪声 LDO 来为此 DAC 生成 AVDD。

我想用一张电源(AVDD)抑制比(PSRR)与频率间的关系图、这在运算放大器数据表中很常见。

我的预期是、由于 VREF 稳压器、PSRR 应该良好。 我 μV 了25°C 规格下50 μ V/V 的 VREF 典型线路调节 这是仅适用于直流电还是在2MHz 下有效?

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好芯片、

    该器件内部基准的线路调节规格是直流 PSRR 规格、因此仅在直流条件下有效。

    我们的一些产品确实发布了交流 PSRR 曲线、但这主要在更新的数据表中实现。 我必须在内部查看 DAC7563是否存在任何曲线、然后返回给您。 请给我几天时间。

    短期内、我可以提供的是、PSRR 通常在1MHz 至~10dB 范围内下降、并在此处保持相当平坦。 对于该器件、我不会期望有任何明显的不同。 对于我们的器件数据表、通常情况下、该曲线基本上仅针对信号链/输出级发布、并使用外部基准。 我不确定我是否曾看到过用于内部参考的相同类型的曲线。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    芯片、

    下面是我能够找到的内容:

    我认为、"dip (dip)"接近500kHz 时的行为是用于收集此数据的设置中的测量异常或错误、也可能是当时组决定不发布此数据的原因。 否则、我之前的评论可能会阻止 PSRR 在1MHz 及更高频率范围内处于-10dB (实际上在-6dB 时、此数据会有所下降)的镇流器中。

    在我看来、LDO 方法和可能的输出滤波器在您的设计中很可能是有价值的。