[参考译文] ADS42JB69：ADS42JB69的未加密 SPICE 模型

你(们)好、Uttara

没有适用于 ADS42JB69的行为模型(SPICE 或其他格式)。

我们确实提供了 IBIS 模型来验证数字 I/O 的信号质量 可在此处获取：

http://www.ti.com/product/ADS42JB69/toolssoftware#simulationmodels

我们还有一份应用报告、其中讨论了如何校正转换器的低频响应。 可从此处获取：

http://www.ti.com/product/ADS42JB69/technicaldocuments#doctype1

我希望这对您有所帮助。

此致、

Jim B

您好、Jim、

我们确实有用于此部件的 ibis 模型、但我们希望验证 SYSREF 信号的功能。 由于 ibis 不是直通模型、我们无法验证此功能、因此我们想知道即使仅针对这些引脚、我们是否也可以获得 SPICE 模型。

谢谢、
Uttara

你(们)好、Uttara

我将看到我们是否可以提供其他任何东西。

您能描述一下您尝试确认的 SYSREF 相关内容吗？

它与 SYSREF 和 CLKIN 之间的时序有关、还是与其他一些详细信息有关？

此致、

Jim B

您好、Jim、

我们希望专门模拟 SYSREF 和 SYNC。 我们使用 DS90LV001驱动同步。 我们与 TI 的 AE (Mark Guastaferro)进行了交谈、起初他告诉我们、如果同步引脚是交流耦合的、则可以使用 DS90LV001驱动同步引脚、因为共模电压不对齐。 Mark 发送的一封电子邮件说、ADC 团队指出了一个有关同步信号交流耦合的问题。 在典型应用中、SYNC 信号在 JESD204B 初始化过程中仅切换几次。 同步后、它通常会被关闭。 由于它不是长时间计时、因此信号衰减到去耦电容器的 ADC 侧的共模电压。 这可能会导致接收器输入不稳定。 可以在去耦电容器的 ADC 侧放置弱上拉/下拉电阻以强制出现静态条件。 他还建议使用具有直流耦合的有源终端。 我们正在尝试通过仿真来确认此场景的正确终端方案。 因此、如果您可以至少为 SYNC 提供 SPICE 模型、我们可以在选择正确端接的同时进行仿真和验证。

谢谢、
Uttara