[参考译文] DAC7716：DAC7716 SPI 问题

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/704203/dac7716-dac7716-spi-problem

器件型号：DAC7716

您好！

我们正在尝试从 FPGA 板生成 DAC 的 SPI 输入。

到目前为止、我们已根据时钟对波形进行了测试。 (SCLK)

SCLK 的频率为10MHz。 SPI 寄存器的地址为0100、我们要发送的数据为"111111111111"。

发送24位后、芯片选择在一个时钟周期内变为高电平、当芯片选择变为高电平时、锁存器变为低电平。

但我们无法看到 DAC 输出的任何输出。

还有其他需要注意的事项吗？

当我们在 MATLAB 中绘制进入 DAC 芯片的波形时、我们可以看到设置时间为负(即数据比时钟的上升沿晚一点)

此外、我如何确保输入中满足设置和保持时间要求。

7 年多前

0 admin 7 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aeishwarya、

欢迎使用 E2E、感谢您的提问。数据在 SCLK 的下降沿被采样。

请上传 SPI 波形的示波器截图吗？您还可以尝试使用100kHz 左右的较低 SCLK、以确保不存在信号完整性问题。

此致、
Uttam Sahu
精密 DAC 应用工程师

0 admin 7 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aeishwarya、

您对此有任何更新吗？

此致、
Uttam

0 admin 7 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Sahu 先生、

感谢你的答复。很抱歉耽误你的时间。

根据 DAC 芯片的数据表、数据将在上升沿更新。

我们仍然使用负边沿进行了测试、我在下面附上了示波器屏幕截图。

我们只提供一个地址来检查至少一个输出通道。

此致、

Aeishwarya Baviskar

0 admin 7 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aeishwarya、

请查看以下内容：
在 SCLK 的下降沿期间、数据应该是稳定的
2.检查是否尊重 t9 (CS 上升沿和 LDAC 下降沿之间的间隙)
3.您使用的是连续时钟，看起来每次更新都使用24个时钟周期。因此、理想情况下、t7不应出现在图中。但是、如果没有任何工作、请仔细查看

我认为、如果您考虑(1)和(2)、如果需要、(3)、它应该起作用。

此外、请尝试较慢的 SCLK 以开始。

此致、
Uttam