请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC5682Z 您好、TI 团队、
我正在考虑将 DAC5682Z 用于 AWG 设计、该设计将以不同的模式(具有和不具有内插)使用 DAC、并具有用户可配置的输入数据和时钟速率。 当使用内插时、我们将使用内部 PLL 将 DACCLK 乘以内插因子、而当使用 x1模式时、CLKIN 和 DCLK 将具有相同的频率(高达125MHz)。
当使用内部乘法 PLL 的内插时，输入时钟必须始终保持激活状态，PLL 才能不解锁... 因此、在本例中、交流耦合将对我们有效。
但在 x1 (非内插)模式下，我们还需要支持具有间隙的时钟和/或变化/扫描时钟... 因此、我们的设计必须在引脚上进行直流耦合。
由于我们的时钟驱动器为2.5V LVPECL、800mV =|CK_p - CK_N|且共模电压(0.9V ... 1.25V)已在此处所需的镇流器范围内，是否正确地假设我们的时钟信号稍微分为(0.725V…… 1.075V)这个直流时钟可被安全地用来为 DAC5682Z 计时？
此致
布恩
