请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS8568 数据表的措辞似乎存在差异。 请阅读以下客户评论：
第19页的图3是并行写入访问时序图、其中显示 CS\和 WR\启动为高电平、然后 CS\和 WR\变为低电平、同时 DB[15：0]由上部配置字驱动。 对于 tWRH、WR\被拉为高电平、然后使用 DB[]上的较低配置字将其拉低。 CS 始终保持低电平。 然后将 WR\拉为高电平、然后将 CS\拉为高电平。
在第35页、图40中、我们看到对于并行模式、CS\可以在两个 WR_\周期内保持低电平、或者在这两个周期之间变为高电平(以及 WR_\变为高电平)。
最后、在第34页的第9.4.2节"软件模式"中、我们读出"在这两次访问期间不要保持 CS 为低电平"。 这与其他发言相矛盾。
什么是正确的？
使用的措辞似乎存在细微差异。 CS 可以在整个写入/读取周期内保持低电平、也可以在写入/读取之间再次变为低电平。
我在论坛帖子中看到、CS 可以保持低电平以读取多达8个通道、也可以在每次读取之前变为低电平。 写入配置寄存器时(2个周期)是否相同？ 请具体说明，以便我可以回答客户的问题。
感谢您对此的帮助！
Richard Elmquist
