您好!
我想使用由信号发生器生成的外部采样时钟来评估 ADS54J54 EVM 中的 ADC 性能。
我可以通过 SMA (EXT_ADC_CLK)输入500MHz 时钟、但如何配置其他时钟、例如 FPGA (TSW14J56)、SYSREFB、SYSREFCD 的时钟?
谢谢。
Xiaobo。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我想使用由信号发生器生成的外部采样时钟来评估 ADS54J54 EVM 中的 ADC 性能。
我可以通过 SMA (EXT_ADC_CLK)输入500MHz 时钟、但如何配置其他时钟、例如 FPGA (TSW14J56)、SYSREFB、SYSREFCD 的时钟?
谢谢。
Xiaobo。
用户、
您计划将多大频率用于 ADC? 根据该值、将决定如何使用 LMK。 如果您可以使用板载 VCO 推导 SYSREF 和 TSW14J56参考时钟、则只需 将 ADS54J54EVM (SMA J16)的10MHz 参考输出发送到 用于 ADC 时钟的信号发生器的外部参考输入。 您也可以通过另一种方式实现此目的(将10MHz 频率从信号发生器发送到 EVM 的 J14)。 如果 无法通过 VCO 创建频率、则 必须为 SMA J7提供另一个外部时钟源、供 LMK 使用。 该时钟源必须与 ADC 时钟源同步。 然后、您将在时钟分配模式下使用 LMK 来生成所需的时钟。
此致、
Jim