请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS7946 主题中讨论的其他器件： ADCPro
您好！
我已设置 ADS7946EVAL PDK。 到目前为止、它的性能非常好。 但是、请注意具有 ADS7946插件的 ADCPro (v1x 和2x)显示时钟设置为50MHz。 我已经抽头了 SCLK 信号、示波器实际上显示了50MHz SCLK。
这不是问题、但是数据表中指出最大 SCLK 为40MHz！ 这是我的惊喜。
检查 SCLK 的最小高电平时间和最小低电平时间的参数(8ns + 8ns)、它看起来会产生16ns 约62.5MHz、如果我考虑的上升和下降时间大约为2ns、 那么、它将在20ns tclkmin = 50MHz 范围内、这与 ADCPro...测量的值和规定的值相匹配。 但是、这不是数据表(40MHz)中所述的那样。
我想问您、这是 ADCPro 上的一个错误、还是数据表上的 MAX SCLK 应该更改为50MHz、还是只是 PDK 上的一个缺陷、以实现更长的 Tacq、从而降低驱动运算放大器的要求并满足 数据表规格？
提前感谢您花时间处理此事。
BR
Gabriel
