• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 1 订户
  • 视图 340 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC14X250EVM：LMK04828器件时钟/SYSREF 生成及其与 EXTREF 的关系

admin
Guru**** 2389560 points
Other Parts Discussed in Thread: ADC14X250EVM, LMK04828
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/697410/adc14x250evm-lmk04828-device-clock-sysref-generation-and-its-relation-with-extref

器件型号：ADC14X250EVM
主题中讨论的其他器件： LMK04828

您好！

我目前正在使用 ADC14X250EVM 和 TSW14J56EVM。 我之前使用的是 ADC EVM 上的 clk 输入、并使用 ADC GUI 中的默认 LMK04828配置。 现在、我已经按照手册 Slau625第5.1.1节的建议、更改了 EVM 的电路以从 LMK04828提供 ADC 采样时钟。 但是、在此过程中、我意识到系统正常工作、FPGA 在不提供 EXTREF 的情况下捕获波形。 现在、我没有任何板的时钟输入、工作正常。 所以、我想知道使用 EXTREF 的目的是什么、我不提供 EXTREF 是否出了问题？

提供的 EXTREF 是否用于确定性延迟、或者存在其他原因吗？

此外、我是否可以通过 ADC14X250EVM 的 USB 连接使用 TICS Pro？

谢谢你

Lizon

  • 0
    TI__Guru**** 2389560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Lizon：
    ADC EVM 的 EXTREF 输入使您可以选择将板载 VCXO 锁定到外部基准。 如果不提供 EXTREF、VCXO 可自由运行。 EXTREF 通常是系统时钟、在馈送到 LMK 的 PLL2之前、VCXO 会"清理"该时钟。 有关更多详细信息、请参阅 www.ti.com/.../lmk04828.pdf (secton 9.1.1)。
    我认为您不能将 TICS pro 与 ADC EVM 配合使用。 您可以保存寄存器设置、然后使用 ADC EVM GUI 加载这些设置。
    此致、
    Satish。
  • 0
    TI__Guru**** 2389560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Satish、
    因此、目前、我跳过 PLL1、并且仅运行 PLL2。 您提到的文档告诉我、在低偏移频率下会出现更高的相位噪声、这是否是不使用 PLL1并让 VCXO 在没有外部基准的情况下自由运行的唯一后果？
  • 0
    TI__Guru**** 2389560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是关于 PLL1。
    不理解您的第二点。 你能给我指一下那个段落吗？ 或复制/粘贴该部件。
    Satish。
  • 0
    TI__Guru**** 2389560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Satish、

    那么、当它说"外部 VCXO 的相位噪声在低偏移频率下主导最终输出相位噪声"时、它指的是 EXTREF、对吧？

    无论如何，我认为我的问题应该重新表述为：如果我选择不使用 EXTREF 和跳过 PLL1，会产生什么后果？ 或者、决定跳过 PLL1并让内部 VCXO 自由运行会有什么影响？

    电源 感谢您的及时响应、我对此表示感谢。

    Lizon

  • 0
    TI__Guru**** 2389560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    外部 VCXO 不是 EXTREF。 它是板载 VCXO (Crystek 部件)。
    如果您不馈入 EXTREF、PLL2的参考时钟就是自由运行的 VCXO。 您放弃了频率的精确性、因为 VCXO 会随着时间的推移而漂移、您将无法将其锁定到外部基准。
    此致、
    Satish
  • 0
    TI__Guru**** 2389560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    解决了我的问题。 谢谢你 Satish！！