• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 1 订户
  • 视图 231 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS131E06：tCLK 规格不符？

admin
Guru**** 2502205 points
Other Parts Discussed in Thread: ADS131E06

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/696725/ads131e06-tclk-spec-discrepancy

器件型号：ADS131E06

查看 ADS131E0x 的最新(修订版 C)数据表、第7.3节规范：外部时钟和 AVDD-AVSS = 5V 的 fCLK 范围为1.0MHz 至2.25MHz。  然而、第7.6节的时序要求显示了444ns 至588ns (对应于1.7MHz 至2.25MHz)的 tCLK 范围。  我们在 AVDD-AVSS = 5V 的情况下运行、并计划在 fCLK 低至1.47MHz (tCLK 高达678ns)的情况下进行同步采样、并且需要根据第7.6节了解这是否会导致某些问题。  

如果第7.6节假设 AVDD-AVSS 仅为3V、则不存在差异。  在这种情况下、我们只需确保为678ns 的"最坏情况"计算显式依赖于 tCLK 的参数。

您能否确认这种明显的差异是真实的、还是仅基于上述3V 假设？  除了我在上面提到的内容之外、我们还需要考虑其他事项吗？

谢谢、

Bruce Lott

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Bruce、

    ADS131E06的第7.6节的时序要求专门针对列中列出的电压范围、基本上是1.7V 至3.6V (DVDD)的工作范围。

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    第7.6节表格标题文本和列标题适用于修订版 C 频谱图上的 DVDD、而不是 AVDD-AVSS。  我在该部分中看不到 AVDD-AVSS 的条件。

    谢谢、

    Bruce

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Bruce、

    很抱歉让人产生额外的困惑！ 您是正确的、第7.6节中的表格是关于 DVdd 的(我编辑了我之前的帖子以反映它)。 该表中缺少有关模拟电压为5V 条件的详细信息。 该表假设 AVDD-AVSS 为3.3V。 我们将在下一个数据表修订版中对其进行调整。
  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Tom、

    因此、假设在 AVDD-AVSS = 5V 下运行时、除现有第7.6节表中的 tCLK 以外的所有参数值仍适用于更宽的 tCLK 范围(444ns 至1000ns)、是否安全？
  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Bruce、

    是的、没错。 对于第7.3节中显示的(AVDD-AVSS)条件、'tCLK 主机时钟周期'线路实际上应该被分成两条线路。 对于(AVDD-AVSS)= 5V 条件、tCLK 的最小值为444ns、最大值为1000ns。