[参考译文] ADS4122：串行通信和 LATECY 设置

你好、Jim San

我还想问您一个问题

我想设置地址25h 和输出测试模式、但测试不输出测试模式。
什么可以被视为问题(原因)？

此致

自助餐厅

大家好、Jim-San

根据您的回答、我设置了、但我无法确认预期行为。
请再说一遍。

我们设置 ADD 42'h 的 Bit3=1和测试模式的预期输出。
但是、不输出测试图形。
未知问题是什么、测试 Pattren 将不会输出。

1。
是否有办法检查串行通信是否正确写入器件上的数据和地址？

2.
即使您进行了读取、也无法检查这种情况、因为您需要写入控制并将位设置为串行读取。

3.
DFS 设置为偏移二进制 DDR LVDS。

4.
另一项确认、
如果认为测试 Pattren 将与 CLKP/CLKM 同步输出、是否存在任何问题？

5.
高电平复位、SCLK、SDATA、SEN 端子为
我在3.9V 电压下使用它、但有问题吗？
AVDD、DRVDD 在1.8V 时使用。

此致
自助餐厅

您好、cafain

最新问题的相关信息。

启用测试模式时、请确认您正在写入以下设置：

第3位= 1加42'h (DIS 低延迟= 1)

位2：0 = 100加25'h (输出数字斜坡的测试模式= 100)

1.尝试将断电控制位 PDN 全局设置为1。 这会将 ADC 功耗降低到非常低的水平、因此您应该会看到电路板的功耗在这种情况下会降低。 LVDS 输出也应达到高阻抗、因此这些输出上的共模电压将不再保持。

2.尝试1中建议的断电方法。 以确认写入是否正常。 写入不起作用、则需要进行调试以确定问题是否是由信号时序、逻辑电平等引起的

OVR_SDOUT 引脚将为逻辑高电平提供大约 DRVDD-0.1V 的电压、为逻辑低电平提供大约0.1V 的电压。 当您为 SDOUT 功能启用此引脚时、请确保您的逻辑接收器与这些逻辑电平兼容。

3.没有意见

4、如果一切配置正确、测试模式将与输入时钟同步输出。

5、复位、SCLK、SDATA 和 SEN 上允许的最大绝对电压为3.9V。 在正常运行期间、这些引脚不应被驱动至3.9V。 这些输入被设计成与高达3.3V 的正常逻辑电平一起工作。 请确保这些信号的逻辑低电平符合表7.8中列出的要求。 逻辑低电平必须为0.4V 或更低、以确保器件接收到有效的逻辑0。

此致、

Jim B

大家好、Jim-San

可以通过控制断电来确认操作、如中的注释1所示。(OK)

但是、不输出 TEST PATTREN。
是否有寄存器设置程序？
还有其他提示吗？

此致

自助餐厅