This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/695965/ads1263-internal-clock-accuracy-impact-on-50-60-hz-rejection
ADS1263的内部时钟指定为±2%。 在使用数字滤波器进行50/60Hz 抑制时、该频率容差是否会降低抑制这些频率的能力？
谢谢你。
您好、Tony、
是的、内部振荡器的频率容差将对50/60Hz 抑制产生影响... ADC 的数据速率与时钟频率成比例缩放；因此、滤波器陷波也会成比例缩放。
...您可以在 ADS1262的 Excel 计算器工具(www.ti.com/.../ads126x-calc-tool)中观察到这种影响、方法是修改时钟频率并将滤波器响应放大50和60Hz 左右。
由于高阶滤波器具有更宽的陷波、因此可以使用高阶 SINC 滤波器(SINC2/3/4)来减轻这种影响。 否则、为了提高时钟频率的容差、您需要使用外部晶体或晶体振荡器来提供 ADC 时钟。
此致、 Chris
