[参考译文] ADS42LB69：关于 ADC &放大器；DAC (DAC5652A)设计的回顾

Mastik、

在 ADC 页面上：

需要使用 CTRL1和 CTRL2上的上拉或下拉电阻器 DNI。 这些输入需要为高电平或低电平。 将两个电阻器留在中将创建一个分压器。

2.需要移除复位时的上拉电阻。 原因与#1相同。

3.向 VA1.8V 输入引脚添加更多去耦电容。 每个引脚应使用一个。

4.移除 VA3.3V_ADC 的额外去耦电容器。

5.为每个电源添加一个大容量去耦电容(10uF)。

6.需要为 DV1.8V 添加3个去耦电容器。

对于 DAC 页面：

建议在输入数据线路(DAC1_D9_D0和 DAC2_D9_D0)上使用串联阻尼电阻器、并将其尽可能靠近源极(FPGA)放置。

2.拆下 R1133。

3.在所有 CLK 输入端添加50欧姆端接电阻、并尽可能靠近 DAC 放置。 另一种选择是为 WRT、CLKA、CLKB、WRTB 使用一个时钟源、并且仅使用一 个终端电阻器。 相关示例可在随附的用户指南的原理图部分中找到。

4.在 AVDD 和 DVDD 之间提供隔离。 请参阅随附的用户指南原理图。

放大器页面：

向高速放大器论坛提交帖子。

此致、

Jim

e2e.ti.com/.../slau139b.pdf