请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS124S08 主题中讨论的其他器件： ADS1256
您好！
我正在使用 Verilog 对 ADS124S08 ADC 进行编程和读取。 它配置为 STATUS = 8'h00、 PGA= 8'hEF、 DRATE= 8'h5B、 REF= 8'h10、MUX = 8'h01、 SCLK = 1MHz、CLK = 4MHz。 我的编程方式是：
上电后：
CS 和启动/同步驱动为低电平、等待2个 CLK
2. 复位 ADC 并等待4096 CLK
3.设置状态并等待1个 CLK
4. 设置 PGA 并等待1个 CLK
5. 设置 DRATE 并等待1个 CLK
6. 设置 REF 并等待1个 CLK
7. 设置 多路复用 器并等待1个 CLK
8.发送 START 命令(有时我也将 START/SYNC 连接至高电平、并且未使用任何命令)并等待4个 CLK
9.自校准(仅限第一次)
10.等待 DRDY 变为低电平
11.通过发送24个 SCLK 来读取数据(直接读取。 即使我尝试使用读取命令也是如此)
12.重复7、10和11。
这样、我就没有发现 DRDY 变为低电平。 我卡在第10步。 我正在正确执行该操作、或者我是否缺少任何步骤？
谢谢
