你好、
我想确认连接 ADS8686S SPI 协议的正确方法。
我从数据表和论坛中得到的结果与正确的数据计时和移位方法相冲突。 我 已将 Ser/Byte/PAR 引脚连接至高电平、并将 ByteSel 引脚连接至低电平。 我还在第一个 CONVST 上升沿之前发出至少1ms 的复位低电平和15ms 的延迟。
我的理解是、SCLK 应该空闲高电平、并且第一个下降沿应该在第一个 SDI 位上居中。 SCLK 的后续上升沿时钟输出 SDOA 和 SDOB 上的数据、此时 SDI 位的索引应更改。 我在下面附上了一个显示我的信号的时序图。 我最初时钟输出 SDI 上的所有零、然后为配置寄存器发出读取命令(0x0400)。 之后、我再次将 CS 拉低并继续为 SCLK 计时、但是、SDOA 线路 保持空闲状态。
这 是连接此芯片上 SPI 的正确方法吗？ 还是应交换时钟边沿？
此致、
Shaun
您好、Shaun、
要回答第一个问题：
[引用 userid="551225" URL"~/support/data-converters-group/data-converters/f/data-converters-forum/1191480/ads8686s-spi-clocking-edges-for-communication "]我从数据表和论坛中得到的结果与对数据进行计时和移位的正确方法有冲突。很明显、您处于串行模式、具有 SER/BYTE/PARA 和 BYTE_SEL 引脚状态。 因此、假设在高电平时占线、允许您将 CS 轻扫为低电平、这将为您提供转换的 MSB、然后所有 SCLK 上升沿应向您提供下一位的线性位。 我可以告诉您、您正在准确地执行它。
是的、这是真正的问题。 出于某种原因、当 CONVST 为高电平时、忙线永远不会变高。 CONVST 时序未正确遵循、或者电压轨或时钟出现问题。 您能否检查 REF 和 REG 电压、然后、您能否检查复位并特别检查忙状态？ 之后、我们可以检查寄存器读取、这可以为我们提供一些有关内部振荡器的线索。
最棒的
Cole
您好、Shaun、
您的原理图上的 DGND 到 AGND 连接在哪里？ 您是否会共享布局？ 当 DGND 和 AGND 被分离时、我已经看到超出 DGND 和 AGND 绝对最大规格。 产生的 GND 反弹可能会导致瞬态损坏内部电路、主要是负方向。
由于 两个电路板都损坏了、我猜这是一个与布局、BOM、电源定序或原理图等静态问题相关的系统性问题。 显然、您打算使用内部基准、原理图中的所有元件都是正确的。 因此、发生损坏的唯一方法是通过 REFGND。 因此、这让我相信这是布局方面的问题。
数据表做得不好的一点是解释了 DGND 和 AGND 应尽可能靠近器件连接在一起、如果它们使用公共 GND 平面、则效果更好。 获取 EVM 原理图和布局：
它们是直接从 GND 引脚引出并直接连接到第3层或第2层上的共享 GND 平面的布线。
或者、仔细检查 REFSEL 上的电压并从 REF 到 GND 执行阻抗检查、这将是确认损坏的好方法。
最棒的
Cole
您好、Cole、
感谢您的参与。
实际上、我在电路板上使用了单独的 AGND 和 DGND 平面、而没有像数据表建议的那样将它们连接到单点。 电势差约为0.6V、一旦我将接地连接在一起、我就能够在 REFIO 上看到2.5V 电压、在 REFCAP 上看到4V 电压、而 REGCAP 和 REGCAPD 的电压为1.89V
我测试了通信、并能够使用 SCLK 的下降沿接收寄存器数据。 因此，我们现在可以认为这件事已经解决了，尽管我需要找到一种更巧妙的方法，在今后的修订中把这方面的工作结合起来。
再次感谢您的帮助。
此致、
Shaun
