• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 1071 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5474：时钟输入解决方案

admin
Guru**** 2668435 points

Other Parts Discussed in Thread: ADS5474, LMK1D1208I, CDCLVD2106, LMK00725

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1193980/ads5474-clock-input-solutions

器件型号：ADS5474
主题中讨论的其他器件： LMK1D1208I、 CDCLVD2106、 LMK00725

各位专家：

我在为器件 ADS5474IPFP 选择120MHz 时钟时需要帮助。 它具有该3.1V 偏移、我不熟悉该偏移的选项。 我认为它可能是 HCSL 时钟类型。 数据表不提供输入工作时钟类型的任何线索、但它具有不同的级别和限制 、但恐怕我挑选工作时钟的机会不大好。

谢谢你。

此致、
阿尔基·A.

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Archie、

    我认为最好遵循数据表中的时钟建议。

    7.3.1时钟输入 ADS5474器件时钟输入可由差分时钟信号或单端时钟输入驱动。 ADS5474器件的特性描述通常使用3-VPP 差分时钟来执行、但 ADC 在差分时钟振幅低至约0.5VPP 时表现良好、如图37所示。 随着模拟输入频率的增加、时钟振幅成为影响性能的因素。 在低输入频率应用中、抖动可能不是一个大问题、在这些应用中、使用单端时钟可以节省成本和布板空间、而无需在性能上进行大量权衡。 μF 此 μF 时钟、最好使用0.01 μ F 电容器将 CLK 接地、同时 CLK 通过0.01 μ F 电容器交流耦合到时钟源、如图36所示

    对于时钟器件的建议、我建议使用高压摆率缓冲器驱动器。 记住 LMK00725/LMK1D1208i/CDCLVD2106。 一些客户也可能使用平衡-非平衡变压器或变压器。

    此致、

    Rob

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob：

    感谢您的支持。 进一步讨论：

    我计划使用单端时钟、其频率仅为120MHz、时钟输出将恰好位于 ADS5474时钟引脚。 我是老大的学校 CMOS 时代的差动因素让我停下来。 3.1V 失调电压也是一个问题、您不能仅仅将 CMOS 时钟连接到它。 如果数据表提供了一个 HCMOC 交流耦合时钟单端选项的简单示例、那将会非常好。

    此致、
    阿尔基·A.

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Archie、

    它的注释实践是使用平衡-非平衡变压器或变压器将单端信号转换为差分信号。 直流块来断开偏移。 ADC 的时钟输入引脚实际上只需要低噪声、高转换率、并且处于时钟引脚输入电平范围内、以实现良好的采样性能。 例如、请参阅用户指南的第20页。

    此致、

    Rob