[参考译文] ADC12DJ3200EVM：ADC12DJ3200EVM 详细信息、用于验证与第三方 KU115开发板的兼容性

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1193430/adc12dj3200evm-adc12dj3200evm-details-to-verify-compatibility-with-third-party-ku115-dev-board

EVM12DJ3200EVM 用户手册未指定所有电路板的 FMC IO。 因此、我需要有关这方面的更多信息、以便安全地验证与我们预期的 KU115开发平台的兼容性。

我们打算仅使用以下 EVM FMC 连接、1.8V FPGA 组和 JMODE0中的 ADC：

• DA0-3和 DB0-3
• SYNC_SE 信号、电压为1.8V
• FPGA_JESD_CLK_A
• GND

出现的问题包括：

1. 除了外部5V 电源和一些输入射频信号外、这组信号是否足够或 EVM 是否还需要其他输入/输出？
2. SYNC_SE 在3.3V 时似乎是预期的、因此需要修改 R25以允许1.8V SYNC_SE 信号是正确的吗？
3. 我们希望避免从 ADC 接收 OVRx 信号、因为它们可以大于1.8V。 我们会在 GUI 中禁用它们、但 GUI 似乎被调试、它们看起来硬代码被禁用(在 OVR_CFG 寄存器中)。 因此、我们需要确认 OVR_CFG 的 GUI 读数确实正确、并且始终在没有风险的情况下禁用它们。
4. 我们打算通过 J27将 TDO 和 TDI 短接