This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS4449:输入时钟抖动要求

Guru**** 2380520 points
Other Parts Discussed in Thread: ADC08D1520, ADS4449
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1226752/ads4449-input-clock-jitter-requirements

器件型号:ADS4449
主题中讨论的其他器件:ADC08D1520

如何确定时钟源的最大抖动容值? 产品说明书中只是说使用一个非常低的抖动时钟源。 我看了 ADC08D1520、它提供了计算最大抖动容差的公式(ADC08D1520数据表的第47页):

TJ (MAX)=(VINFSR/VIN (P-P)) x (1/(2 (N+1) x π x fin)

使用该公式并使用 ADS4449的参数、我的最大抖动容差似乎为77fs:

VINFSR = 2

VIN (P-P)= 2

N = 14

fin = 125 MHz

TJ (MAX)= 77fs

从读取来看、似乎具有额外抖动的时钟源会降低 SNR。 如果使用抖动比如150fs 的时钟源、如何确定 SNR 下降?