This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ5200RF:JMODE3和 JMODE11的 SYNC 未置位

Guru**** 2540720 points
Other Parts Discussed in Thread: ADC12DJ5200RF, LMK04832, LMX2594

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1222857/adc12dj5200rf-sync-not-asserted-for-jmode3-and-jmode11

器件型号:ADC12DJ5200RF
主题中讨论的其他器件: LMK04832LMX2594

大家好、

我叫 Saisri、我在设计中使用 ADC12DJ5200RF、并使用 JESD204B 协议将其与 Kintex Ultrascale FPGA 连接。

当 ADC 配置为通道速率为9.6Gbps 的 JM3、4.8GSPS 采样时钟和 每个通道上接收到四个连续的 K28.5字符时、接收器未将 SYNC 信号置位。

2.当 ADC 配置了具有3.2GSPS 采样时钟的 JM11并且 K28.5字符未被正确接收时、来自接收器的同步是不稳定的。

LMK04832可用于 ADC 和 FPGA 的 Rx 内核时钟和 Sysref。  

采样时钟由 LMX2594生成。

如果您需要任何其他信息、请告诉我。

期待收到您的反馈。

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Saisri:

    请向我们提供您在启动期间也应用于 ADC 的寄存器写入。

    如果您可以向我们提供带有时钟电路的原理图、这也将有所帮助。

    谢谢。

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    感谢您的答复。 以下是 JM3模式的 ADC 寄存器配置。

    内部连接
    x"0000B0"、 --reset ADC x"0000B0"、      
       X"800300",  --高速 ADC --返回
       x"800400"、  --芯片 ID 寄存器 - retu
       x"0030FF",--1000mvp-p,用于车
       x"0031FF"、
       x"0032FF"、--1000mvp-p (用于通道 B)
       x"0033ff"、    
       x"004801"、  --如果 JESD 不起作用,启用预加重
       x"006000"、 -无抽取模式的双通道和 CHA 采样 INA±、CHB 采样 INB±。
       X"020000",  --禁用 JESD   
       x"006100",  --停止校准
       X"020103",  --选择 JMODE 3
       X"02021F",  --程序 KM1 (K-1),K=5, KM1=4.  
       x"020403"、  --启用扰频器、带符号二进制补码的数据格式,~SYNCSE 用作~SYNC
       X"020504",  -- JTEST 测试模式控制寄存器(斜坡测试模式选择)
       X"020600",  -- DID = 0
       X"0211F2"、  -超出范围阈值0
       X"0212AB"、  -超出范围阈值1.
       x"02130F"、  --启用超范围状态输出引脚
       x"00621A"、-启用后台偏移校准
       x"806A00",--返回校准状态
       x"006B00",-校准引脚配置
       x"006C01",—校准软触发器
       x"006E49"、--低功耗后台校准
       x"007000"、--calibration 数据使能
       x"002930",--手动进行参考频率校准
       x"002970",--手动进行参考频率校准
       --x"00297B",--manual sysref calibration.
       x"006101"、  --启用校准
       X"020001",  --启用 JESD
       x"820800",--读取 JESD 链路的状态
       X"021602",-数字通道绑定
       X"022000",  -- CHA 的 NCO 频率寄存器,Fnco=1000Mhz
       X"022100"、
       X"022200"、
       X"022310"、
       x"02400000"、  -- CHB 的 NCO 频率寄存器,Fnco=1000MHz
       X"024100"、
       X"024200"、
       X"024310"、
       x"024400"、-- DDC B 的 NCO 相位,圆周率= 180度,数值= 32768 = 0x8000
       X"024580"、
       x"002C00"、-sysref 位置 r/w
       x"002D00"、-sysref 位置 r/w
       x"002E00"- sysref 位置 r/w

    对于 JM11、

    JM11.
     x"0000B0"、 --reset ADC x"0000B0"、
       X"800300",  高速 ADC 返回03h
       x" 800400",  --芯片 ID 寄存器 -返回03h
       x"0030FF",--1000mvp-p,用于车
       x"0031FF"、
       x"0032FF"、--1000mvp-p (用于通道 B)
       x"0033ff"、    
       x"004800",  --如果 JESD 不工作,启用预加重
       x"006000"、 -无抽取模式的双通道和 CHA 采样 INA±、CHB 采样 INB±。
       X"020000",  --禁用 JESD   
       x"006100",  --停止校准
       X"02010B",  --选择 JMODE 11
       x"02021F",--程序 KM1 (K-1);x"02021F"对于 K=32,KM1=31;x"02020F",对于 K=16,KM1=15
       x"020403"、  --启用扰频器、带符号二进制补码的数据格式,~SYNCSE 用作~SYNC
       X"020504",  -- JTEST 测试模式控制寄存器(斜坡测试模式选择)
       X"020600",  -- DID = 0
       x"020702"、--FCHAR=k28.5.
       X"0211F2"、  -超出范围阈值0
       X"0212AB"、  -超出范围阈值1.
       x"02130F"、  --启用超范围状态输出引脚
       x"00621A"、-启用后台偏移校准
       x"806A00",--返回校准状态
       x"006B00",-校准引脚配置
       x"006C01",—校准软触发器
       x"006E49"、--低功耗后台校准
       x"007000"、--calibration 数据使能
       x"002930",--手动进行参考频率校准
       x"002970",--手动进行参考频率校准
       x"006101"、  --启用校准
       X"020001",  --启用 JESD
       x"820800",--读取 JESD 链路的状态
       X"021602",-数字通道绑定
       X"022000",  -- CHA 的 NCO 频率寄存器,Fnco=1000Mhz
       X"022100"、
       X"022200"、
       X"022310"、
       x"02400000"、  -- CHB 的 NCO 频率寄存器,Fnco=1000MHz
       X"024100"、
       X"024200"、
       X"024310"、
       x"024400"、-- DDC B 的 NCO 相位,圆周率= 180度,数值= 32768 = 0x8000
       X"024580"、
       x"002C00"、-sysref 位置 r/w
       x"002D00"、-sysref 位置 r/w
       x"002E00"- sysref 位置 r/w

    时钟配置如下、

    如果需要进一步的信息、请告诉我。

    谢谢。此致

    Saisri

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您能否将 ADC 时钟频率降低一半、然后尝试查看同步是否稳定、从而判断是否存在信号完整性问题。 还可以尝试使用没有 sysref 信号的 ADC。

    此致、

    Neeraj