• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 182 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3152：LVPECL 时钟输入电平？

admin
Guru**** 2390735 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1223489/dac3152-lvpecl-clock-input-levels

器件型号：DAC3152

嗨、  

只是想确认 LVPECL 时钟输入电平。  

此外、交流耦合 LVDS 时钟输入电平是多少(图35)？ 如果我理解正确、按照"LVDS 输入：数字输入数据"部分、选择0.8V - 1.6V

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Cameron、

    LVPECL 差动电压至少需要200mV、典型值为1V。 在共模电压为1.2V 时、LVDS 输入的差分摆幅通常为200mV。

    数据表中的"LVDS 输入：数字输入"数据部分适用于数字数据线 D[9..0]、而不是输入时钟。  

    此致、

    吉姆