请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TX7332EVM 主题中讨论的其他器件：AFE5832LP、
德拉尔所有，
我们已购买 TX7332EVM 和 AFE5832LP EVM 来进行 FPGA 开发。 我们计划使用 FPGA 触发 TX7332EVM 上的 TR_EN 和 SYNC 信号。 我们可以通过将 CPLD 时钟接地并将 SYNC_TP 和 TR_EN1测试点连接到 FPGA IO 端口来实现这一点吗？ 此外、是否可以通过 FPGA 控制所有输出端口？
此致、
Rouzbeh