[参考译文] AFE5832LP：使用测试模式测试接收数据时、某些通道数据会出现一些意外的噪声

尊敬的 Yinhui：

感谢您的联系。  

您共享的数据/波形具有一个通常与 LVDS 接口相关的代码中断签名。  

我认为这是由于以下原因之一：

1.与设备针脚接触不当

2.设备与 FPGA 之间的 LVDS 接口问题。 很可能它与 LVDS 采集相关。

您使用哪个平台来采集此数据？ 您是否在使用客户 EVM、Swaroop 电路板或任何定制电路板？

谢谢。此致、

Abhishek  

尊敬的 Abhishek：

再次感谢您！

我们正在使用我们的定制板、设计 中将其称为 Swaroop 板。 我们发现问题可能来自5832和 FPGA 之间的器件。 由于来自大多数其他通道的数据是正确的、您认为这里的问题是因为 未适当设置特定通道用于接收数据的线路延迟？ 还是由于 5832 ADC 时钟输入的质量？ 或者、是否应该改进5832的详细 FPGA 接口电路(空间位置或其他方面)？

您能帮助我们提供您对下一步行动的建议以识别或解决问题吗？ 您是否需要我们提供任何其他信息？

谢谢！

Yinhui.

尊敬的 Yinhui：

我想您首先要检查的是 DOUT 线上的设置和保持时间是否符合数据表规格。  

最有可能的是、签名与设置/保持时间违规是一致的。  

这是否在多个器件上发生？  

您能尝试以较低的采样速度运行同样的功能吗？ 如果速度较低、以上代码运行良好、那么我们的方向是正确的。

谢谢。此致、

Abhishek

尊敬的 Abhishek：

谢谢您的建议。 对于 DOUT 线的建立时间和保持时间、检查 FPGA 器件时没有相关信息。 由于无法直接获得 DOUT 线路上的信号、因此我们无法确定 DOUT 线路上信号的实际质量。 我们将尝试找到一种方法来获取有关实际 DOUT 线的信号信息。 从另一个角度来看、由于我们可以拥有来自许多其他通道的正确数据、我想我们可以确认 FPGA 的相关设置逻辑和后续的建立和保持时间应该是可以的。

我们使用多个器件。 这种噪声现象发生在它们的某些通道(可能全部是多个器件)上。

我们尝试以较低的采样速度(20MHz 而不是40MHz)运行。 但是噪声现象仍然存在。 噪声的频谱是一致的、大约为6.67MHz。 您是否认为噪声可能来自电源器件？ 或其他您认为它可能来自哪里的器件？

谢谢！

Yinhui.

尊敬的 Yinhui：

您能否共享原始数据的 FFT 频谱？

我将与我的团队讨论此问题、并通过可能的测试返回给您、您可以执行这些测试来确定根本原因。

我会在一周结束或下周早些时候回复您。

谢谢。此致、

Abhishek

尊敬的 Abhishek：

接收数据(斜坡模式) 和噪声的一个典型示例如下：

x 轴是以 MHz 为单位的频率。 如有任何进一步的需求、请告诉我。

非常感谢您的帮助！

Yinhui.

尊敬的 Yinhui：

您能否共享不良通道的原始 ADC 数据(即、没有测试模式、只是正常运行)的 FFT 频谱。

该器件 AFE5832LP 非常稳定、并且已被我们的许多客户使用、到目前为止我们没有看到任何问题、因此我认为该问题很可能出现在 FPGA 解串化中。

我将向我的团队成员分享频谱、并告诉您我们是否可以进行一些测试来确定根本原因。

谢谢。此致、

Abhishek

尊敬的 Abhishek：

噪声通道的 ADC 数据(即我们的传输)的典型频谱如下所示。

它们的直接信号如下所示、以便为您提供更多信息。

感谢您的支持！

Yinhui.

Unknown 说：

与我们的

在这里它应该是"没有"。

尊敬的 Yinhui：

我就这个问题咨询了我的团队、并根据他们的反馈、我们认为这个问题与数据反串行化后 FPGA 内部的时间关闭有关。

就器件输出而言、无法预期您共享的数据。 因此、我们希望您检查 FPGA 代码并验证是否存在任何时序问题。

您可以在 FPGA 内部生成已知信号斜坡、并通过反串行化路径发送该信号斜坡、并验证反串行化后是否始终获得正确的输出斜坡。

如果您还有其他问题、请告诉我。

谢谢。此致、

Abhishek