[参考译文] ADS1258：当不预计时、SPIRST 将 SPI 接口复位

尊敬的 Konstantinos：

欢迎来到 E2E 论坛！  我不认为 SPI 正在复位。  这里显示的结果是我预期的、如果该器件实际上是 ADS1158 (ADS1258的16位版本)。  您是否已验证器件 ID 位是否符合预期？ 读回寄存器地址0x09并校验位4。  如果该位设置为1、则输出格式为16位。

此致、

Bob B

尊敬的 Bob：

我可以确认该器件是 ADS1258。

从寄存器地址0x09读回得出的值为0x8B。

在器件上、我可以读取以下内容：

AD1258MEP    

39T.   

AJTC

尊敬的 Konstantinos：

因此、我假设有时数据会如您所预期的那样输出。  您能否向我发送正在进行比较的逻辑分析仪照片？  您是否见过它何时运行以及何时不运行的模式？  例如、它始终在特定输入通道上发生。

此致、

Bob B

尊敬的 Konstantinos：

SPI 超时工作、因此如果 SCLK 在一段时间内处于空闲状态、则 SPI 内部信息将复位。  复位类似于将 CS 置于高电平。  您可以使用超时的默认设置(4096个 fclk 周期)而不是256个 fclk 周期来测试超时理论。  是否有任何其他器件连接到同一 SPI 总线？

此致、

Bob B

尊敬的 Bob：

将 SPIRST 位设置为0后、我不会观察到这种行为。

SPI 总线上只有一个 ADC。

在我上传的第一个屏幕截图中、您可以看到 ADC1_SDO 行上最后一个"1"、即来自 ADC 的宽度是预期宽度的一半、这使我认为 SPI 接口此时会进入复位状态。

此致、

Konstantinos

尊敬的 Bob：

我继续测量、我认为当 ADC1_CLK 和 ADC1_SCLK 之间的相位如下时、SPI 接口会进入复位状态：

从数据表中、我假设 CLK 和 SCLK 可以异步

尊敬的 Konstantinos：

我不清楚你要表达的观点。  主时钟和 SPI 时钟可以异步运行。  然而、时钟同步时、在降低噪声方面有一些优势。  

我们所知道的只是、有时即使存在 SCLK (不是空闲高电平或低电平)、内部 SPI 复位计时器也不会复位。  最大 SCLK 频率为1/(2*tclk)。  因此、如果 SPI 超时可 在2个主时钟周期内重置、它肯定能够在8个周期内重置。  不管相位 是否偶然、相对于 SCLK 每次相位改变、超时计时器都应复位。

遗憾的是、我无法访问此器件的 RTL 代码、因此不清楚逻辑是如何工作的、也不清楚为什么每次 SCLK 转换时超时计数器不会复位。  如前所述、您应该使用大于正常转换数据读取周期的默认超时、或者使用更快的 SCLK、以便在超时期间内读取所有数据。  我知道、这并没有具体回答为什么会发生这种情况的问题、但这是我在器件历史记录中第一次知道有人已经将此问题告知我们。  很可能、为什么以前没有看到它、原因是 SCLK 比您使用的要快得多、或者使用了默认的超时周期。

此致、

Bob B