This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC53004:OUT 信号意外下降

Guru**** 1144750 points
Other Parts Discussed in Thread: DAC53004
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1208213/dac53004-unexpected-ramp-down-of-the-out-signal

器件型号:DAC53004

您好!

我正在使用 DAC53004通过 MOSFET 的强制检测配置控制负载中的电流:

我们正在执行50us/250us 脉冲、中间大约20ms 的休息时间。 一旦脉冲完成、我们将 DAC-X-DATA 寄存器设置为0并降低9V (因此 Vd = 0V)。

这意味着当我们切断9V 时、FB0为0V。 此时、我可以观察到 OUT 信号呈斜坡下降趋势。 我在数据表中找不到有关此行为的任何解释。 我希望它能够更快地降低至0V。 这是我看到的:蓝色表示 FB0、绿色表示 OUT0。

你对此有什么解释吗? 是否可以通过某种方法使 OUT0更快变为0V?

此致、

Aur é lie.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Aur é lie:

    同样、请分享一个完整的原理图。 DAC 中的 OUT0是放大器的输出。 它会进行自我调节、使 FB0处的电压等于您在 DATA 寄存器中配置的值。 还请测量示波器上的 Vd 或9V 电源电压。  它们可能 与 OUT0具有与9V 电源斜降相同的斜率。  

    此致!

    Katlynne Jones  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Katlynne:

    原理图如下所示:

    DAC 电源和9V 电源在我的测试板上是分开的。

    1V8和9V 上没有斜坡、我们实际上使用信号 PMOS_G_A 和 PMOS_G_B 来产生脉冲。

    当 PMOS 被禁用/打开时、OUT0上的斜坡开始。

    此致、

    Aurelie

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Aurelia、

    感谢原理图。 我知道 PMOS 会打开/关闭 NMOS 的9V 电源。 您在执行此操作时也要将 DAC-X-DATA 值更改为0? 是否可以测量 NMOS 的漏极? 似乎 FB 在向 DAC-X-DATA 写入新值时做出响应、因此 OUT 引脚必须响应其他内容、因为当您移除9V 电源时它会变为0。  

    此致!

    Katlynne Jones

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kaltynne:

    在我们获得最终 PCB 后、我将再次进行更改测量。 我还将尝试使用 VOUT-PDN 寄存器、而不是要求0V。

    如果问题仍然存在、我会在几周后再与您联系。

    感谢你的帮助。

    此致!

    Aurelie