This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1278-SP:来自同步的 Fmod 上升沿延迟

Guru**** 2386620 points
Other Parts Discussed in Thread: ADS1278
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1208312/ads1278-sp-fmod-rising-edge-latency-from-sync

器件型号:ADS1278-SP
主题中讨论的其他器件:ADS1278

在 SPI 模式下、Fmod 上升沿是否与 SYNC 对齐? 图69显示在 SPI 模式下、clk 和/SYNC 上升沿之间存在 tSCSU 延迟。 SYNC 开始后、Fmod 上升沿启动之间的延迟是多少?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Su:

    /SYNC 是主机处理器提供的 ADS1278输入。  需要 t-CSHD 和 t-SCSU、以便多个 ADS1278 ADC 同步到同一个 CLK 上升沿。  在图69中、/SYNC 上升沿之后的第一个上升时钟边沿是新转换的开始、下图中以红色突出显示。

    图69时序图中还有一个小错误;t-NDR 在/SYNC 上升沿之后的第一个 CLK 上升沿上开始。

    此致、
    Keith Nicholas
    精密 ADC 应用