请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS4229 尊敬的 TI 工程师：
我们的团队从 TI 购买了 ADS4229来构建从模数转换信号覆盖板、我们使用 Altera FPGA 板从 ADC 接收数据、芯片配置为 CMOS 模式、ADC 时钟频率为250MHz 并从 FPGA 发送。 由于在 CMOS 模式下、时钟无法发送回 FPGA、因此在 FPGA 中接收到的数据有时可能会面临时序违规。 我的问题是我如何知道违例绝对是什么类型、以及我如何通过添加时序限制来解决它。
感谢&最好的再生者,
Minshan 
