This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5675A-SP:使用 LVDS 信号驱动时钟线路的影响

Guru**** 2589265 points
Other Parts Discussed in Thread: DAC5675A-SP, DAC5675A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1229971/dac5675a-sp-implications-of-driving-the-clock-lines-with-lvds-signal

器件型号:DAC5675A-SP
主题中讨论的其他器件: DAC5675A

您好!  

我们当前正在使用 DAC5675A (在我们的原型上)、而 DAC5675A-SP 设为安装在飞行模型上。 目前计划将这两种器件与 Virtex-5结合使用、Virtex-5目前用 LVDS 信号驱动时钟线。 这种方式已被用于以前的飞行项目、似乎没有我知道的任何问题。

我们一直定期在我们的原型上对其进行测试、目前似乎没有任何问题。 我们以144MHz 频率运行、飞行过程中的预期温度范围为-40°C 至+90°C。 (尽管我们尚未进行温度测试)。  

我想就几个方面与 TI 联系:

  1. 我知道 DAC5675A 期望的是 LVPECL 信号电平、如果时钟降至运行 DAC 上的时钟线所需的电压以下、我们将在输出处看到什么? 我认为可能有一些采样、输出看起来很混乱?
  2. 考虑到这对于我们构建的原型已经很有效、我们是否预计 DAC 在整个温度范围内时钟线路上需要更高或更低的电压? 如果我们假设环境下的 LVDS 电压电平保持不变、我们是否会期望 DAC 能够在整个温度范围内使用这些电压电平?
  3. 使用较低电压信号驱动时钟线路是否会导致性能降低? 假设所有样本仍然可以随时钟移入、则仅使时钟信号低于0.4V 的行为是否会对性能产生影响?
  4. DAC5675A 时钟线路是否存在已知的硬切断? 您是否希望它在0.4V 以下工作? 或者是否存在因组件而异的情况?

谢谢。

Brandon

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Brandon:  

    直接使用 FPGA 对该器件进行计时时、请注意两点。  

    通常、我们不建议直接使用 FPGA 为器件计时、因为杂散和相位噪声影响会影响交流性能。 这与电压电平、摆幅等无关  

    根据数据表、所需的最小摆幅为400mV、我们可以在整个 PVT (过程、电压、温度)范围内保证此值。 一旦电压降至400mV 以下 、您就不再在数据表规格范围内运行。  这可能会导致时钟不能正确触发每个时钟周期。  考虑到它与最小电压的接近程度、我可以正常工作并不奇怪、但我们无法保证这始终有效。  

    此致、  

    马特