请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:AFE5809 大家好、
客户正在评估我们的 AFE5809、并且有以下有关 I/Q 和 ADC 之间 LVDS 数据输出模式的问题、请帮助回答:
- 在客户的配置中、LVDS 串行设置为16位、但对于 ADC 数据、则为14位。 对于 FPGA LVDS 接收器、它是否会影响16位和14位 LVDS 之间的切换? 或者我们需要针对 LVDS 进行培训?
- 从 I/Q LVDS 到 ADC LVDS 模式的时间延迟是多少?
- 关于 I/Q、滤波、抽取因子等参数、我们可以提前进行哪一项配置、而对 I/Q 和 ADC 模式切换没有影响?
- 如果我们提前配置 I/Q 参数、其他配置之后 LVDS 数据输出的延时时间是多少?
- 对于这种情况下的 I/Q 和 ADC LVDS 数据模式切换和相关问题、我们有什么建议吗?
谢谢。