请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC39J84EVM 主题中讨论的其他器件： DAC39J84、 LMK04828
大家好、
客户购买了一些用于原型开发的评估板 DAC39J84EVM。 但是、他们发现其中一个电路板有缺陷、并且未能锁定触发器。
问题的原因已确定 为晶体振荡器有缺陷。以下是所遇到问题的详细信息：
在 DAC39J84评估板上、有一个122.88MHz CVHD-950 VCXO 连接到 LMK04828 OSCin。 客户将理想的100MHz 时钟输入连接到 J17 CLKIN、并将 LMK04828 PLL1 Clkin1 R 分频器配置为1250、N 分频器配置为1536。 此配置 应允许 LMK04828 PLL1锁定并确保与所有 DAC EVM 板之间的同步。 然而、尽管所有其它评估板 PLL1成功锁定、相关的特定板 PLL1未能锁定 、因此无法与同一个时钟域同步。 他们尝试了几种不同的理想100MHz 时钟输入、但问题仍然存在。 根据数据表、VCXO 应具有10kHz 的调谐范围、因为它们的外部时钟输入足够 准确、以及所有其他 DAC EVM 板的工作、它们认为此板上的 VCXO 可能不准确。
您会确认这一点吗？
谢谢。此致、
Marvin 酒店
