This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1238065/adc128s102-rise-time-limits
是否有关于此器件的最小或最大输入上升时间的规格？ 我在数据表中没有看到、时序图仅显示了不同信号边沿之间的延迟。
大家好、Courtney、
感谢您的提问！
该器件没有输入上升时间规格。 然而、 如果输入上升时间过长、它可能会导致信号中出现振铃、从而可能导致 EMI 问题并超过绝对最大额定值(当任何引脚上的电压超出最小-0.3V 或最大 VA+0.3V)。 为避免这种情况、可以使用 RC 滤波器来减少信号中的任何振铃。
我希望这对您有所帮助！
此致！
萨米哈
您好、Samiha、您能解释一下您所说的"过高"是什么意思吗？ 这是否意味着输入上升时间过长或过短？ 根据您的描述、我可以预期输入端上升时间过短会导致输出端出现振铃、是这样吗？
我 曾提到 SCLK 输入上升时间过猛、可能会导致振铃。 这是您所问的吗？
是的、感谢您的澄清！ 您是否知道此器件在哪些方面会成为问题？ 输入上升/下降时间应该超过100ps、或者超过10ns (例如)？
不幸的是、我对这些时间没有任何估计。
我根据时钟频率和 SCLK 高/低时间进行了一些进一步的分析。 您能否确认此分析是否正确确定了上升和下降时间的最大限值？
假设 tSCLK = tch + tFALL + tCL + tRISE
来自数据表第7页：TCL = 0.4* tSCLK (最小值)
因此 tRISE + tFALL = 0.2*tSCLK (最大值)
假设 tRISE = tFALL
tRISE = 0.1* tSCLK (最大值)
因此、对于16MHz 的示例时钟速度、上升/下降时间 不能大于6.25ns。 较慢的时钟速度将允许更长的上升时间。
您的分析很有意义！ 只要满足缝线和 TCL 最小时序要求、就没有问题！
