• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 68 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DDC232：关于 STEM 时钟(CLK)

admin
Guru**** 1649650 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1240342/ddc232-about-ststem-clock-clk

器件型号：DDC232

我有一个关于 DDC232CK 的问题。

根据数据表 P3、DDC232CK 被设计为使用10MHz 或40MHz 的系统时钟(CLK)。

可以像 DDC232C 一样使用5MHz 或20MHz 的 DDC232CK 系统时钟(CLK)吗？

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您是说您是否可以为 DDC232CK 使用5MHz 或20MHz、而数据表建议的频率是10MHz 或40MHz？

    不建议进行任何超出数据表规格和特性的设计、实现和操作；因此、结果、结果和性能可能无法预料、且无法得到保证。

    谢谢  

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好

    感谢您的答复。