请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J40 您好、支持
我们在一个电路板上使用两个 ADS54J40、并使用两个 ADC 作为从器件、这与下图类似。 Xilinx FPGA 板 ZCU102作为主器件。 1.8V HP 组具有用于驱动 ADC 的 SPI 驱动器。 在 测试中、 ADC0 CS_N 置位、 ADC1 CS_N 清空、 MISO 线路读数为大约0.9V、而不是1.8V。
问题：
1. CS_N 降低时 SDI,SDO 的状态是什么? 是否应处于高阻抗状态？
2. 我们可以使用下面的 SPI 接线为这段 ADC 供电吗？
3. 当我们按如下方式接线时、为什么 MISO 电压只是该电压的一半？
谢谢你。
线性
