• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 317 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] VSP5612：1~3使用 ASIC/FPGA/IP 来处理 μ V LVDS 7/8位串行输出位流？

admin
Guru**** 2553260 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1241529/vsp5612-recommended-asic-fpga-ip-to-handle-the-1-3-lvds-7-8--bit-serial-output-bit-stream

器件型号：VSP5612

您好、TI 专家。

VSP56xx AFE 具有典型的输出格式、也称为。 7位/8位1~3对 LVDS 信号+ TCLK。 在 Camera Link (平板链路)中、它看起来像7：1 LVDS (RGB666、RGB888)格式、但不相同。

TI 是否建议使用准备好处理这种 VSP56xx LVDS 格式的 ASIC/FPGA/IP？ 或者、用户是需要详细说明 解析逻辑并在 FPGA 中重新构建时钟吗？  

期待您的支持！

此致！

华莱士

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、华莱士、  

    对于可以直接处理来自 VSP56xx 器件的 LVDS 数据流的 ASIC/FPGA/IP、我们不建议这样做。

    您必须在 FPGA 上创建 LVDS 接收固件、

    谢谢。  

    卡尔蒂克  

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好， Karthik，ć

    谢谢你的答复。

    TI 是否会 在一日内停止提供这些使用 LVDS7：1接口的产品？

    TI 是否会发展这些 CCD/CIS 成像 AFE 产品以支持 FPD-Link II 或 FPD-Link III？

    此致！

    华莱士

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！  

    目前、我们没有停止提供 VSP561x 器件的计划。  

    我们也没有在将来支持 FPD-Link 的计划。  

    谢谢。  

    卡尔蒂克