[参考译文] DAC8718：LDAC 延迟问题和压摆率问题

尊敬的 Tristan：  

桑贾伊正在审查这一问题,并将在明天作出回应。  

此致！

K·琼斯  

尊敬的 Tristan：

1.下降延迟问题 : 这是 DAC 输出运算图 饱和的典型行为 ,由于脚室紧缩和运算放大器开环,+和-输入不再处于相同的电位(不再虚短路)。 只要输入具有大差分电压(VID)、输出就会保持饱和。 只有当此输入差分电压降低、使理想输出(Vout = VID*AOL、其中 AOL =开环增益)处于运算放大器的线性输出范围内时、输出才会开始恢复。 对于常规 运算放大器、恢复时间可长达~1-2us。

2.输出下降期间的两个压摆率 :这也是 运算放大器的电流驱动行为。 当输出达到电源轨(高侧或低侧)时、输出电流驱动强度会降低。  

解决方案 :尝试限制较低侧 DAC 代码或把-ve 2V 电源在 AVSS 侧而不是 GND (您可以尝试在端找到合适的代码或 AVSS 电源值)

如果您需要任何进一步的帮助、请告诉我。

谢谢。

桑贾伊

尊敬的 Sanjay：  

感谢您关注此内容并提供回复。

对于第一个问题、我理解这是硬件的限制、并将按照两种建议的方式之一进行处理。

对于第二个问题、我仍然想知道这是否实际上是预期行为。 我还会看到一个快速压摆率、然后会在将输出驱动到电源轨之外的其他值时看到一个较慢的压摆率。 例如、当我更改为中值代码0x8000时。 我还会担心、因为从快速转换到慢速转换的转换不平稳或连续、但似乎相当突然、确实有两种不同的压摆率。

此致

特里斯坦

尊敬的 Tristan：

您能解释一下第二条陈述吗？ 例如、如果您在0x4000和0xC000之间重复切换、您会看到哪种行为？ 发生这种情况时、您能否监控 VSS 引脚上的电压？ VSS 引脚上是否存在接线错误或焊点不良的情况？

尊敬的 Paul_Frost：  

这是在0x4000和0xC000之间切换时的样子。 令我担忧的行为是伴有慢速压摆率的输出下降时间峰值。 对于轨至轨转换、慢速压摆率部分只是电压摆幅的一小部分。 但对于此处显示的转换、它们具有很大的摆幅。  
我无法在同一张图中获得 VSS 引脚的图表、但我已经对其进行了测量、VSS 与电路的 GND 一样稳定。

由于在板上5个 DAC 的全部8个输出上都会发生这种情况、因此不太可能出现不良焊点。

如果你有任何其他想法，我将不胜感激。  
此致
特里斯坦

尊敬的 Tristan：

您在此 DAC 上的负载是什么？ 您能否共享原理图？

谢谢。

保罗

您好、Paul、  

现在、我正在开发没有可用显示模块的系统、所以 DAC 输出上没有负载。
我还10kΩ 100pF ||5 Ω 至 GND 的测量。 我没有注意到负载和无负载之间有任何显著差异。  

原理图采用了深度嵌套和专有结构、因此很难进行更多的共享。 输出直接连接到测试点、这里是我的示波器探头。

此致
特里斯坦

谢谢、我们将在7月4日美国假期后进行回复。

尊敬的 Tristan：

我与我们的设计团队进行了核实、这里澄清了：-

" DAC8718/28具有压摆升压。  如果仔细观察、您可以在上升和下降时间上看到两个不同的斜率。 从 V0到 V1正压 摆升压打开、V1正压摆升压关闭后、斜率更快、而放大器压摆是自然压摆。 类似地、V2至 V3负压摆升压功能在 V3负压摆升压功能关闭后打开、但放大器自然压摆小于正斜坡的自然压摆率。 如果此部件与其他部件不同,则可能表明压摆增强偏移可能与其他总体不同。"

谢谢。

桑贾伊

尊敬的 Sanjay：  

感谢您的澄清。 如果我理解正确、这就证实了对于此问题没有其他办法可以解决、并且它是否能够按预期完全正常工作？ 我不明白您在最后一句中的意思、您能解释一下吗？

此致
特里斯坦