您好！
现在我们有了电路板、并且已经过验证、包括通过 LMK04828和 FPGA 生成时钟
我们现在要尝试使 JESD204B 在 ADC32J25和 FPGA 之间正常工作。
我们将利用以前使用的具有 JESD204B 的 FPGA 设计。
第一步是查看我们是否可以从 ADC32J25接收测试模式。
附件是 ADC 寄存器配置。
您能不能看一看配置？
此致、
Andrew、您好！
我不确定您希望我从您的配置中检查的确切内容。 当我将其加载到 GUI 时、我能够获得捕获、这意味着 ADC 正在输出数据(下图、我的模拟输入在25MHz 和10dBm 下运行)。
此外、 e2e.ti.com/.../5516.ADC3xJxx_5F00_128MSPS_5F00_Operation_5F00_LMK_5F00_Setting.cfg 是您所需的默认配置文件、以防出现这种情况。 可通过单击"Low Level VI"选项卡、然后单击"Load Config"按钮来加载。
如果您也可以编写 GUI 来执行的设置、这也会很有帮助。
谢谢。
安德烈亚
尊敬的 Andrea：
我们遵循数据表第55页中描述的写入格式。
因此、"0"对应于 A14应为"1"的事实。
谢谢！
安德鲁
e2e.ti.com/.../config_5F00_fpga2.cfg
尊敬的 Andrea：
我们仍在进行故障排除。
为了获得更好的可见性、我们希望了解是否可以检测测试模式。
您能否看一下屏幕截图、看看是否正确配置了测试图形生成？
此外、还包括配置文件。 您是否可以将配置文件加载到您的设置中进行验证？
感谢您的支持。
安德鲁
Andrew、您好！
您能否看一下屏幕截图，看看测试模式的生成是否配置正确？
只需看屏幕截图、就可以看到针对该页面正确设置了 GUI。 我以相同的方式为该页面设置 GUI、并获得了 显示图形切换的捕获(从"代码"窗口；但是、在"实数 FFT "窗口中未看到任何图形)：
以下是我采用正常工作的系统(LMK04828和 ADC32J25)的配置。
e2e.ti.com/.../TestPattern_5F00_Toggle_5F00_ADC32J25.cfg
还包括配置文件。 您是否可以将配置文件加载到您的设置中进行验证？
当我将配置文件加载到设置中时、ADC 没有拾取时钟、因此我无法获得捕获。 这意味着您对 LMK04828的配置不正确、因为该器件无法锁定 PLL (当 LED D4亮起时、表示 LMK04828 PLL 已锁定)。 如果您告诉我想要输出什么频率、如果您具有设定的输入频率、并且 LMK04828还需要任何其他要求(例如 SYSREF 等)、我可以帮助您使用正确的 LMK04828设置创建配置。
另外、请注意、您无需选中"Align Test Pattern (对齐测试图形)"选项即可输出测试图形。 如果需要在不同通道上对齐测试图形的输出、则只需选中该框。 希望这对我有所帮助、如果您需要其他东西、请告诉我。
祝你好运！
安德烈亚
Andrew、
0xBCBC 确实是指 K28.5字符、并显示 ADC 处于启动序列的 CGS 阶段。 请参见下图。
您是否可以向 ILA IP 块添加 SYNC、并在 SYNC 取消置位(SYNC 的上升沿)上触发 ILA、并验证数据是否从0xBCBC 更改为 K28.0字符和 Dx.y 数据符号？ SYNC 取消置位后4个多帧如果 ADC 已退出 ILAS (初始通道对齐序列)、则实际 ADC 数据将出现在 FPGA 上。
您的 ILA 中的 rx_tvalid 信号是什么？
谢谢，Chase
