主题中讨论的其他器件： LMX2594、 LMK04832
大家好、
我在设计中使用的是 ADC12DJ5200RF、它可 通过 JESD204B 协议与 Virtex Ultrascale+ FPGA xcvu13p 连接。
LMK04832用于 ADC 和 FPGA 的 LMX2594 oscin、FPGA REFCLK 和 Sysref。
采样时钟由 LMX2594生成。
当我 选择 Jmode3时、 遇到了以下问题。
1.5GSPS 采样时钟和 10Gbps 通道速率：FPGA Rx 可以接收 K28.5、设置 SYNC 并重新接收有效数据、但这并不 稳定。 建立链路后、FPGA 的接收器始终会遇到极性错误和非8b10b 可用代码字错误、从而导致链路断开、断开频率非常高。
2.5Gsps 采样时钟和5Gbps 通道速率： FPGA Rx 可以接收 K28.5、 断言 SYNC 并接收有效数据、建立链路后、FPGA 的接收器总是会遇到极性错误和不是8b10b 可用代码字错误、从而导致链路断开、断开频率低于 5GSPS 采样时钟。 在这种情况下,我进一步发现16个通道中有10个可以在2.5GSPS 采样时钟 的 FPGA 稳定接收,而5GSPS 模式无法稳定接收任何一个。
3. 2Gsps 采样时钟和4Gbps 通道速率： FPGA Rx 可以接收 K28.5、 设置 SYNC 并重新接收有效数据。 值得注意的是、在这种情况下、JESD204B 连接是稳定的。
为了搞清楚链路不稳定是由采样时钟还是通道速率引起、我尝试了使用具有2.5GSPS 采样时钟和3.125Gbps 通道速率的 JMODE8和具有2.5GSPS 采样时钟和5Gbps 通道速率的 JMODE7、 但 FPGA RX 无法接收 K28.5。
我从寄存器中发现、在 JMODE7和8下、寄存器0x208 = 0x0、这意味着串行器 PLL 未锁定、此外、仅在 JMODE1和 JMODE3模式下、串行器 PLL 才锁定。
您是否遇到过这些问题？ 您能为我提供解决方案吗？ 如果您需要任何进一步的信息、请随时与我联系。
期待收到您的反馈。
谢谢。
梅拉奇
