[参考译文] ADC09QJ1300：LVDS 连接(SYSREF、TMSTP)

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADC09QJ1300

我们要从 FPGA 连接该器件。 FPGA 的 LVDS 输出符合正常 LVDS 电平的规格、最小输出差分为274mV。 ADC 数据表指定的最小差分输入电压为400mV、LVDS 和 FPGA 无法保证该电压。

是否有建议的接口转换器件(例如 LVDS 到 LVPECL)？

谢谢！

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Jesse、

让我看看是否有可以保证所需摆幅的缓冲器。我会和你一起回来的。

此致、

Geoff

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Jesse、

400mV 的 ADC 最小差分以电压峰峰值为单位、即200mV 差分。请验证 FPGA b/c 的单位、如果它不是274mV 峰峰值、则 FPGA 符合最低要求。

此致、

Geoff

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Geoff、

确实是... 感谢您对 thatt 的关注。是的、FPGA 的规定 VOD 为274mV (548mV Vpp-DIFF)。只要我们进行交流耦合(由于 VCM-IN 限制)就不会出现问题。

感谢您的快速响应！

-杰西

数据转换器（参考译文帖）(Read Only)