[参考译文] TI-JESD204-IP：需要有关 TI-JESD204-IP 内核的更多信息

admin

Other Parts Discussed in Thread: ADS54J54, TI-JESD204-IP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TI-JESD204-IP
主题中讨论的其他器件：ADS54J54、

您好！

我计划使用器件型号为 ADS54J54的 TI ADC、该 ADC 连接到 Xilinx Virtex Ultrascale+ FPGA。该 ADC 具有一个到 FPGA 的 JESD204B 接口、还想知道接口验证将提供 TI-JESD204-IP 内核的天气情况。

还想知道此 IP 的使用限制是什么。是否有可能根据我们的应用更改 IP 内核中的某些参数。该 IP 内核是否涉及任何成本。

我们目前正在制造原型板(2-4个)、每个板上都有一个 ADC。我们预计将于2024年初投入生产(每年50-100个噪声)。这是我们为 Thales India 公司内部构建的数据采集系统

谢谢。此致、

R·拉克什

泰雷兹印度私人有限公司

PH -+919844108624

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Rakesh、

TI JESD IP 免费提供。存在一些使用许可证限制、主要是同一 FPGA 不应连接到任何非基于 TI JESD 的数据转换器。

该 IP 支持所有 Xilinx Ultrascale 和7000系列 FPGA、并可进行参数化以匹配 TI 任何数据转换器的 LMFS 模式和 JESD 链路参数。

此致、

艾米特

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Amet：

感谢您的答复。将以哪种格式提供 IP 内核、这是 Netlist 还是共享源代码等？

使用此 IP 的电路板的量产版本(在原型中具有使用的相同 TI ADC 和 FPGA)是否需要任何许可？

此致、

勒凯什

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Rakesh、

核心以加密系统 Verilog 文件的形式提供。参考设计文件(核心设计的一部分)将是非加密系统 Verilog RTL。

除了 TI 器件使用限制外、对于包含采用此 IP 的 FPGA 的电路板的生产版本没有许可要求。

此致、

艾米特

数据转换器（参考译文帖）(Read Only)