我使用默认参数成功执行"zcu102_8b10b"环回仿真。
然后、我将 LANE_DATA_WIDTH 从64更改为32。
下面是我所做的更改。
< JESD_LINK_PARAMS.VH>
`define RX_LANE_DATA_WIDTH 32 //将"64"更改为
`define TX_LANE_DATA_WIDTH 32 //从64更改为
< gt_8b10b_rxtx.sv>
// if (TX_BYTES_PER_LANE = 8 && RX_BYTE_PER_LANE= 8)//注释掉
<时钟>
MGT 参考时钟、TX_SYS_CLOCK、RS_SYS_CLOCK 都设置为312.5MHz。 //将从156.25更改为
所有其他参数保持不变。
在更改上述参数后、我进行了仿真并得到了 Rx_LANE_DATA、该结果看起来不错。
但"charge.log"文件是不同的。
我将该文件与通过 lanne_data_width = 64生成的文件进行了比较。
我将新添加的警告标记为红色。
您能否解释一下下面的 DATA_OUT、 DATA_IN 警告？ 可以开始吗？
警告：[VRFC 10-3091]端口'usercfg_rx_sysref_offset'的实际位长度32与正式位长度3不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：520]
警告：[VRFC 10-3091]端口'usercfg_rx_lmfc_target_count'的实际位长度10与正式位长度5不同[C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：524]
警告：[VRFC 10-3091]端口'usercfg_Rx_LANE_BUFFER_RELEASE_THRESHOLD'的实际位长度32与正式位长度4不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：529]
警告：[VRFC 10-3091]端口'usercfg_TX_sysref_offset'的实际位长度32与正式位长度3不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：555]
警告：[VRFC 10-3091]端口'usercfg_tx_device_id'的实际位长度32与正式位长度8不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：564]
警告：[VRFC 10-3091]端口'usercfg_tx_BANK_id'的实际位长度32与正式位长度4不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：565]
警告：[VRFC 10-3091]端口'usercfg_TX_N'的实际位长度32与正式位长度6不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：566]
警告：[VRFC 10-3091]端口'usercfg_TX_M'的实际位长度32与正式位长度9不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：567]
警告：[VRFC 10-3091]端口'usercfg_TX_NPR'的实际位长度32与正式位长度6不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：568]
警告：[VRFC 10-3091]端口'usercfg_TX_CS'的实际位长度32与正式位长度2不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：569]
警告：[VRFC 10-3091]端口'usercfg_TX_S'的实际位长度32与正式位长度6不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：570]
警告：[VRFC 10-3091]端口'usercfg_TX_HD'的实际位长度32与正式位长度1不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：571]
警告：[VRFC 10-3091]端口'DATA_OUT"的实际位长度64与正式位长度32不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：5968]
警告：[VRFC 10-3091]端口'DATA_IN'的实际位长度64与正式位长度32不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：5986]
警告：[VRFC 10-3091]端口'DATA_OUT"的实际位长度64与正式位长度32不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：5988]
警告：[VRFC 10-3091]端口'DATA_IN'的实际位长度64与正式位长度32不同"C：/wsFPGA/wsVivado/zcu102/jesd204ti/jesd204ti_32/jesd204ti.srcs/sources_1/imports/ti204c/IP-Release-v1.11/TI-204c-CoreIP/rtl/TI_204c_IP_xilinx.svp：5997]
警告：[VRFC 10-3091]端口"dmonout_cpl"的实际位长度2与正式位长度8不同[/wrk/ci/prod/2022.2/rdi_builds/continuous/2022_10_14_3671981/data/secureip/gthe4_channel/gthe4_channel_002.vp：26135]
