[参考译文] DDC264：关于 DDC264系统 CLK 和模拟输入布局

admin

Other Parts Discussed in Thread: DDC264, DDC264EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DDC264

您好、TI 专家。

<1>我的客户想使用 MCU 来控制 DDC264、但我发现 MCU 无法正常运行"10MHz 中断功能"来在 CLK 下降沿±10ns 内切换 CONV。

所以我想用主动晶体振荡器和分频器来产生系统 CLK 和 CONV 信号、我应该注意哪个主动晶体振荡器参数？换句话说、我应该提供什么样的信号、比如电压、电流等等...

<2>我看到模拟输入和采样连接器之间的电路不是蛇形布线、以在 DDC264EVM 板中产生相同的阻抗。当测试同一个采样时、它是否会在不同通道中产生明显的差异？如果我尝试控制相同的阻抗,我应该设置什么阻抗,100欧姆±10或...

0 admin 8 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

很抱歉、不确定我是否理解第一个问题... 数据表中介绍了 CONV 和 CLK 信号(它们是标准 CMOS 信号...)。我想您可以在 CLK 下降沿从外部锁存 CONV。

其次、电流输入传统上是慢速信号(<KHz)。传输线路类型理论不存在任何问题。因此、无需担心阻抗或延迟、但在理想情况下、您仍需要尽可能减小寄生电容(以降低噪声)以及耦合到任何其他布线、数字线路甚至可能泄漏到这些布线中的直流线路。

此致、
教育

0 admin 8 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、TI 专家 Edu。

<1>我明白。这意味着我只需向 CLK 提供 CMOS 信号、就可以了。

<2>我可以这样做的是、您说："我希望最大限度地减少寄生电容(以降低噪声)以及耦合到任何其他迹线、数字线路甚至可能泄漏到这些迹线中的直流线路"。

感谢您的答复和建议。

此致、

JieYin。

数据转换器（参考译文帖）(Read Only)