请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J69 主题中讨论的其他器件： LMK04828
尊敬的 TI 专家：
我的客户之前询问过 ADS54J69、但响应延迟了几天。
您可以查看此问题的状态吗？ 时间表非常紧迫。
此外、请检查另一客户与 FPGA 结合的项目。 如果您能给我一些相关的例子、那将会很有帮助。
此致、
蔡斯
尊敬的 Amy：
感谢您的支持。
实际上、在我的客户首次开始评估时、我们有2个 cfg 文件。 下面是2个 cfg 文件;
e2e.ti.com/.../2604.ADS54J69_5F00_2x_5F00_dec_5F00_lowpass_5F00_4222.cfg
e2e.ti.com/.../8233.LMK_5F00_Config_5F00_Onboard_5F00_1000_5F00_MSPS_5F00_FPGA_5F00_100M.cfg
首先、我的客户使用 ADS54J69和 JESD204B 设置、如下所示；
以下是问题;
1.请检查2个 cfg 文件、该文件表示整个设置均为 ADS54J69+LMK04828和 JESD204B (Xilinx FPGA 的 IP) LMFS 4222配置。
(我的客户将外部 OSC 更改为100MHz、请参考其他 TI 工程师的建议。)
2.在上述设置中，连接 ADS54J69和 FMC 连接器的 CLK 和 SYSREF 的预期频率是多少？
3.使用"ADS54Jxx EVM GUI v1.8"软件设置测试图形模式位(6900位4)。 以下波形测量了 Xilinx JESD204B 4通道数据。 根据 ADS54J69数据表的图74、在模式重复的情况下对其进行了测量、如下所示。
｛0,001,000000200000010001｝｛8,000,80080008000｝ ｛8,000,80080008000｝ ｛8,000,80080008000｝
这个测量数据是否准确？ 如果不是、应该测量什么？
请检查此问题。 谢谢
此致、
蔡斯
尊敬的 Amy：
感谢您的支持。
我的客户又总结了这些问题。 请检查下面的问题。
1.关于 ADS54J69 timimg
如果 LMFS4222模式设置为仅使用 DA0/DA1通道、该怎么办。
每个通道都是5Gbps/10位串行输出、这是否正确？
2.关于 I/O 配置
ADS54J69和 LMK04828的 Xilinx FPGA 连接配置如下所示。 是这样吗？
3.关于通过1Gsps 示波器测量时钟
- DCLKOUT0 (FPAG_JESD_CLK):测量的100MHz
- SDCLKOUT1 (FPAG_JESD_SYSREFF):测量的3.9MHz
- DCLKOUT12(CLK_LAO ):测量的100MHz ,但我需要125MHz 用于 Xilinx JESD204B Rx 数据流。 因此、将"CLKout 12和13"更改为32 -> 24
- DCLKOUT2 (CLK ):未测量/可能是1GHz
- SDCLKOUT3 (SYSREF):测量的3.9MHz
-->请确认这些频率是否正确。
4.关于 Xilinx 逻辑示波器测量的测试模式
请确认此测试模式是否正确。
此致、
蔡斯
尊敬的 Amy：
我仍在等待预期测试图形数据值。
问题1：为什么检查预期测试图形数据值需要超过一个月的时间、这是 ADS54J69的功能之一？
是否有任何有关 ADS54J69的其他文档？
该项目基于 Xilinx 的典型 JESD204B 应用和 TI ADS54J69 EVM 板开发而成。
同时,发展历史总结如下。
问题2：LMK04828 DCLKOUT12是100MHz。
通常、在5Gbps/4通道方法中、需要125MHz x 4采样才能接收500MSPS 数据。
您为什么在100MHz 中提供脚本？
问题3：请检查您发送的 LMFS222模式脚本文件以重新设置寄存器。
这里总结了到目前为止的发展情况。
为了检查 Xilinx 串行器/解串器的性能、我通过 Xilinx ibert IP 对其进行了如下验证。
如下面的测试结果所示、Xilinx FPGA 串行器/解串器中4个通道的每一个通道的5Gbps 接收性能都没有问题。
问题4：您能否向我发送与您发送的脚本环境(OSC.= 100MHz、125MHz)相同的 ADS54J69评估环境的经验证结果？
希望您能快速取得成果。
此致、
Dkim.
大家好、Dkim、
关于您对测试模式的问题：
请参阅此处的另一个类似帖子以供参考。 Jim 非常擅长解释预期的测试模式： https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/679520/ads54j42-ads-54j42
K 参数设置为16、这意味着在 4222模式下、图形将每32个样本重复一次。
我从示例32中的此处开始、图形将在每个多帧中重复一次。
在通道1上、预期的测试图形将显示为：
样本32-33 -> 0x0001 (表示通道 A)
Sample 34 -> 0x0001 (表示来自转换器1的样本1)
样本35 -> 0x0002 (表示来自转换器1的样本2)
采样36-63 -> 0x0000、然后 每32个样本重复一次
在通道2上、预期的测试图形将为：
样本32-33 -> 0x0002 (表示通道 B)
Sample 34 -> 0x0001 (表示来自转换器2的样本1)
样本35 -> 0x0002 (表示来自转换器2的样本2)
采样36-63 -> 0x0000、然后 每32个样本重复一次
此致、Amy
尊敬的 Amy：
感谢您的快速回复。
我已针对您发送的预期测试模式分析了测量数据、结果如下所示。
如上图所示、获取数据的概率为10%。
还有一种现象、即每个样本的字节会被交换。
是否有稳定对齐的方法？
D15反转和不稳定对齐现象是否相同？
此致、
Dkim.
尊敬的 Amy：
我会向您发送一个重新测量的绘图文件、
您发送的 CH1预期数据序列为0,001,000 0001000000100000028000… 。
在我发送给你的图表数据,序列是0,002,0001,0001,0001,0001,000,8000,...</s>1000 1000001,000,800
该序列是不同的。
CH2预期数据序列是0,002,0002,0001,0002,8000,8000...</s>2000 100028000800 是的。
您对上述现象有何看法？
此致、
Dkim.
尊敬的 Amy：
感谢您的技术支持、预期测试模式和错误校准问题已得到解决。
在输入模拟10MHz 的情况下、1.0Vpp 符号如下 SIGNAL。
波形具有8ns 的采样步长。
所有4个样本 S1、S2、S3、S4的测量值均为100ns (8ns x 12步长)。
我认为它应该在1/4中进行测量。
您对上述情况的看法如何？
此致、
dkkim.
尊敬的 Amy：
我之前发过有关预期模拟信号波的电子邮件、别介意。
如下所示、当输入10MHz 时、1.0Vpp 信号波、
它以如下所示的波的形式进行测量。
SignWave 精确地存储在100ns (10MHz)上、具有2nSx50步长。
如您所知、CH1图案显然存在以下问题：使用 Xilin 204B pai ip 的4个样片订单。
到目前为止，所有问题都已得到解决。
因此、再次感谢您的技术支持。
祝你好运。
此致、
dkkim.
尊敬的 Amy：
从前面的实验中获得的测试图案正常、如下所示。
输入1MHz、1Vpp 信号波时、ADS54J69模拟输入的功能如下图所示。
如果测试图形输入的情况完美、是否将其视为不同的问题而不是同步问题？
没有复制我在过去试验的信号波输出。
在这种情况下、您认为问题是什么类型？
此致、
DKKIM。
尊敬的 Amy：
这是有关此问题的附加信息。
接收到的 SignWave 显示了相同的特性、并且数据的某些部分也被重复。
ADS54J69寄存器设置是否存在问题？
此致、
DKKIM。
尊敬的 Amy：
由于在测试图形模式下重新测试、因此应在 LMFS4222模式下重复32个样本、
但它通过重复16个样本来测量。
请注意。
此致、
DKKIM。
