请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE4490 您好，团队：
我在数据表中注意到它描述了"电源稳定和复位> 100ms 高边沿之间的时间"，我希望知道这是 T2必须满足的条件，或者这是一个建议？您能帮助解释这种 影响吗？
目前、复位引脚在电源 上添加了一个上拉电阻器、它会在系统上 电时上拉、但之后我们将在 MCU 上电后复位4490。
您好，团队：
我在数据表中注意到它描述了"电源稳定和复位> 100ms 高边沿之间的时间"，我希望知道这是 T2必须满足的条件，或者这是一个建议？您能帮助解释这种 影响吗？
目前、复位引脚在电源 上添加了一个上拉电阻器、它会在系统上 电时上拉、但之后我们将在 MCU 上电后复位4490。
您好！
它要求"电源稳定和复位的高边沿之间的时间>100ms ""
如果复位信号和时序不正确、器件可能无法正确复位、并且可能处于某种未知/意外状态、则操作和性能可能不符合数据表规格且发生意外。
是的、他们也可以这么做、就像 EVM 一样-
但是、在两个电源稳定后、它们可能需要将/RESET 引脚再次拉至低电平并保持>100.5ms。
谢谢
大家好、Chienchun：
我想对其进行检查、您的意思是它是否需要按以下方式运行？
我还有两个问题：
100ms 可以缩短吗？
2、在 我的‘s 项目中、 如果有异常的情况、TX 电源会关闭、RX 电源会一直保持不变。 在这种情况下 、它是否需要操作复位引脚？ 以及是否也需要保持更多复位低电平超过 100ms？
您好！
在图3时序图中-
/RESET 以虚线/虚线开头、通常虚线/虚线表示/指示在此期间与/RESET 的状态无关。
不过、T2 (>100ms)和 T3 (>0.5ms)很重要、这意味着"TX 电源(TX_CTRL_SUP、LED_DRV_SUP)"稳定后、/RESET 引脚状态必须保持/拉至低电平状态至少 T2 + T3、即> 100ms +0.5ms = 100.5ms、然后才能/RESET 上升至高电平状态。
换句话说、如数据表"通过在 RESET 引脚上施加低电平脉冲进行硬件复位"中所述。
因此、建议遵从/遵循数据表的建议/建议。
因此、上述操作要求芯片具有正确的上电/复位/初始化。
如果客户希望缩短/短于100.5ms、则需要执行一系列测试和 V&V、以确保功能和操作的稳定性。
-------------------------------------------------------
2.谢谢。 知道这一点很重要。
然后、我可以问、在 全部 TX 电源关闭/关闭并且仍保持 RX 电源开启的情况下、客户需要什么或配置 AFE 执行什么操作？
TX 电源是否会再次打开？
我需要和其他工程师讨论这一点、看看是否-
1.关闭/关闭 TX 电源会影响客户在关闭 TX 电源期间想要执行的操作(请告诉我)。 请告诉我、客户在 TX 电源关闭期间想要执行什么操作？
2.关闭 TX 电源是否会影响任何预配置的寄存器设置和/或在客户重新打开 TX 电源后需要执行任何复位或/复位操作？
谢谢。