尊敬的 TI 团队
我们已经确认了一个 VREFIO 电压瞬间超过"VREFIO+0.3V" VDD 的波形。
REF5050的 VOUT 引脚和 DAC80502的 VREFIO 引脚在没有电阻器的情况下直接连接。
不过、由于此波形仅在接通电源时才会短暂出现、因此我们认为不存在因过热而损坏器件的风险。
这种感觉是否正确？
此致、
太郎美
尊敬的 Taroimo-San：
我们不建议 在任何时间段内施加超出绝对最大额定值的任何应力。 您的情况可能风险较低(它可能 不会立即停止运行)、但我们无法保证 随着时间的推移、不会因器件在应用中通电和断电而导致任何损坏或性能降低。
是否有任何方法可以限制 REF5050的电源、直到 DAC 上电？
此致！
K·琼斯
尊敬的 Katlynne：
感谢你的帮助。
很抱歉这么晚才回复。
在 DAC 上电之前、当前无法限制 REF5050电源。
此外、这次的电路基于"DAC80502EVM"。
当此 EVM 电路上的"JP4"设置为"短路"时、DAC80502的"VREFIO"引脚默认设置为"内部"、因此 REF5050和 DAC80502的输出至少在上电期间发生碰撞。
因此，上述现象有可能得到证实。
我想知道除了限制 REF5050的电源直至 DAC 打开电源以外是否有其他对策。
此致、
太郎美
