This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J84:杂散问题

Guru**** 2386610 points
Other Parts Discussed in Thread: DAC38J84, DAC38J84EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1249602/dac38j84-spurs-issues

器件型号:DAC38J84

大家好、

我们客户的一个问题、我将其翻译成了英语、能否提供一些故障排除建议?

在 DAC38J84测试期间、存在杂散和谐波、杂散的幅度影响了 SFDR。  目前、输出3个70MHz 的 IF 点频信号。 会在这些频率点出现散射点。 通过广泛测试、这些杂散点具有一定的规律性。 下图显示了在频率为40MHz 的60M 下输出时-20MHz 频率偏移的点。 如果 跨度设置为200MHz、则会看到其他谐波和杂散点。 在下图中、在60M 输出时产生影响的点是40M、对 SFDR 有超过10dB 的影响。 其他杂散和谐波信号与信号相差很远、幅值很小且影响很小。 目前、主要需要解决20M 频率偏移处的杂散点。

                  跨度50MHz

                      跨度200MHz

测量多个频率点的结果如下:(__LW_AT__单位:MHz)

DDS 200MHz、信号12.5MHz

 表的第一列对应我翻译的红色字体。

测试环境

FPGA 输出一个 DDS 信号、采样率为200MHz、信号为12.5m。 它通过204B 接口被馈送到 DAC、4次插值后、DAC 与 DAC 的内部 NCO 混合。 混合使用800MHz 采样输出、下图中显示了实际环境:

DDS:采样率200MHz、信号12.5MHz

DAC NCO:请参阅上表

DAC 部件、DAC38J84

目前、使用内插滤波、NCO 和 QMC、同时绕过其他功能

FPGA 使用 IP 内核生成 DDS 信号、采样率为200m、信号为12.5m

分析步骤

1.改变 DAC 的 NCO 后、与 DDS 产生的12.5m 信号混合、杂散点将跟随输出变化、如上表所示

2.更改 FPGA DDS=15.625M、NCO=72.5M、测试结果如下:

3. DDS 输出直流组件,NCO=72.5M

我不熟悉 DAC38J84。  对于此客户解决问题、您能提供一些指导吗?

此致、

罗艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    我会检查一下、然后回复给您。

    此致、Amy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    我在实验中设置这个、然后我看到了一个具有60 MHz 音调的类似40 MHz 杂散。 不过、SFDR 更接近数据表规格。

    您能将您的前端原理图发送给我们以供我们审阅吗?

    此致、Amy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    感谢您的深入了解。  请找到附件。

    PCB 和 SCH.docx

    您是否将 EVM 板用于上述测试? 提出此问题的原因是、此客户需要上述测试结果的原理图、PCB 和 DAC 寄存器配置。 您能否  提供这些信息?

    此致、

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    我的确使用了定制 TI DAC38J84EVM。 我已经随附了用于测试的寄存器写入的配置文件。 为了在800 MHz 进行采样、使用了外部时钟选项。  

    我审阅了客户的原理图、结果看上去与 TI 的建议一致。

    可以在此处下载原理图和 PCB 设计、位于"技术文档"下方。这是"设计指南"旁边的链接:  

    https://www.ti.com/tool/DAC38J84EVM 

    此致、Amy


    e2e.ti.com/.../DAC34J84EVM_5F00_Config.cfg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    非常感谢您抽出宝贵的时间给予我们反馈!

    我在实验室中进行了此设置,我看到类似40 MHz 杂散的60 MHz 音调。 但是、SFDR 更接近数据表规格。

    客户询问 您的测试结果的 dB 是多少? 能否 提供测试结果的屏幕截图?

    此致、

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    这是频谱分析仪结果。 我们建议更改寄存器0x3 (粗略 DAC 增益)和/或寄存器0x26 (抖动启用)、以查看是否观察到杂散有任何改善。  

    此致、Amy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    感谢您在此期间的支持。 以下是客户反馈:

    在这个图中、SFDR 实际上只有74.23dB、我实际测量的值很接近这个值、因为手册没有明确指出在这种情况下 SFDR 要好多少。 根据正面的说法、这个值是芯片本身在这种情况下的最佳状态吗?

    此外、通过更改寄存器0x3 (粗略 DAC 增益)、杂散点会随着信号功率的降低而减小。 如果信号功率降低8dB、则测量的杂散点 也降低约8dB、但 SFDR 不发生变化。 寄存器0x26 (启用抖动)不会提高输出的质量、您是否测试了改进? 可以提高多少 dB?

    除了上述方法之外、还可以使用哪些其他方法来优化性能?

    此致、

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    我再次在实验中对此进行设置、然后重新测试。 我很快就会回来的。

    谢谢您、Amy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    重新读取此值后、 在我们的 EVM 上测得了74.23dB 的 SFDR 值。 该器件未在所用确切条件下进行表征。 但是、通过查看 数据表第13页 、您可以推断 74.23dB 的 SFDR 将与器件特性规格一致。

    此致、Amy