大家好、
ADS7029-Q1数据表 在第一页列出了"SPI 兼容串行接口:32 MHz "、但与时序要求相关的所有其他详细信息表明24MHz 具有最大时钟速度。
第6.6节甚至明确列出了 SCLK 频率作为24 MHz 最大值。
此器件是否与32MHz SPI 时钟兼容?
干杯——提前感谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
ADS7029-Q1数据表 在第一页列出了"SPI 兼容串行接口:32 MHz "、但与时序要求相关的所有其他详细信息表明24MHz 具有最大时钟速度。
第6.6节甚至明确列出了 SCLK 频率作为24 MHz 最大值。
此器件是否与32MHz SPI 时钟兼容?
干杯——提前感谢!
好的、我怀疑这可能是 ADS7029、ADS7039和 ADS7049数据表之间的复制粘贴错误。
该 ADS70 4 9数据表一致地列出了32MHz 的所有位置的最大 SPI 时钟速度。 实际上、 ADS70的2Msps 吞吐量 4 9、除非 SPI 速率为32MHz。 在24MHz 等速度下、对于几位数据而言、时间不够、根本没有足够的时间。
该 ADS70 3 9数据表、与 ADS7029数据表一样、在顶部列出了32MHz SPI 时钟速度、但之后指的是28MHz 在大多数其他位置的最大时钟速度。
我很想知道 ADS70器件是否 2 9和*39在32MHz SPI 速度下也兼容,但我将设计规格假定它们分别是24MHz 和28MHz 的最大值。