This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3484:时钟速率确定

Guru**** 2487425 points
Other Parts Discussed in Thread: DAC3484

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1266205/dac3484-clock-rate-determination

器件型号:DAC3484

您好!

我的客户在满足以下条件的情况下使用 DAC3484。

  - DACCLK = 1228.8MHz、插值= 4x

在这种情况下、使用 OSTR = 38.4MHz 和 DATACLK = 614.4MHz 是否正确?

谢谢你。

JH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、JH:

    对于 Fdac = 1228.8MSPS、4倍内插值、接口速率为368.64MSPS。

    在字宽格式中、总数据吞吐量将为4通道 X 368.64MSPS = 1228.8MSPS、每个通道为16位。 由于是 DDR、因此 DATACLK 的时钟速率在614.4MHz 处是正确的。

    FOST = Fdac/(n*4*8)= 38.4/N,其中 N 为整数

    是的,您对614.4MHz 的数据记录和38.4MHz 的 Fostr 的计算是可以的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hsia、您好!

    感谢您的答复。

    客户遇到在上述时钟速率设置 INTERPOLATION = 4x 时发生 FIFO 重新同步错误的问题。 另一方面、更改内插= 2x 后、继续执行、不会出现重新同步问题。

    请建议使用调试方法来清除此问题。

    此致、

    JH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、JH:

    可能存在配置问题。 示例配置适用于2倍内插。 您可以调整 INT 寄存器以适应4倍内插。

    另请参阅以下应用手册第2.3节、以了解有关 FIFO 优化的详细信息:

    https://www.ti.com/lit/an/slaa584/slaa584.pdf