[参考译文] ADS127L01EVM：SCLK 设置

您好、Ernest

第8.5.2.2.2节适用于帧同步通信、而不是 SPI。  在帧同步的情况下、SCLK 与 CLK 的关系是正确通信的要求、如果不满足这种关系、则通信将无法正常工作。  

使用 SPI 时、这种关系不是正确通信的要求、但如果保持该建议比率、您将看到噪声改进。  您 应该不会看到总噪声的增加、而表1和表2中的差异很小或者没有差异、但是如果运行 FFT、您将看到噪声杂散增加(SFDR 将减少)。

1.根据第8.5.2.2.2节(在数据表中)、SCLK (SPI 时钟)的设置应为两个 CLK 周期中的任何一个。 那么、这是否意味着对于 CLK = 16MHz、SCLK 应为16M Hz、8M Hz、4Mhz 或等？  

是的、这是正确的、但只有帧同步的要求。  对于 SPI、建议使用这种关系以获得最低噪声。

2.如果在 CLK = 16MHz 时使用12MHz SCLK、是否会出现任何数据丢失问题？  

如果使用 Frame-sync、则为 yes、则会丢失数据。  如果使用 SPI、则通信将是可靠的、且不会出现数据丢失。

此致、
N·基思
精密 ADC 应用