请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12QJ1600EVM 主题中讨论的其他器件：LMK04828、 LMK00304、
我在用户手册中看到了可用于同时为 ADC 和 FPGA 计时的四个可能选项。 我将研究选项1"从 LMK 到 ADC"(默认)。 该配置似乎 利用 J31的参考时钟、并且 LMK04828会为系统生成必要的时钟。 我的问题是、为什么 FPGA 时钟在命中 FPGA 之前由 LMK00304缓冲并分成 FPGA_GBT_CLK[0]和 FPGA_GBT_CLK[1]。 为什么 LMK04828不能通过使用14个可能时钟输出中的另一个来生成这两个时钟？ 看起来除了 FPGA_CLK 外、所有 FPGA 时钟都是使用该 LMK00304器件针对所有四种时钟配置进行缓冲的。 使用该 LMK00304器件扇出 FPGA 的时钟是否有任何不利方面？
