This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1298:将 SPI 提高到更高的频率不会读取到任何信息

Guru**** 1123190 points
Other Parts Discussed in Thread: ADS1298
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1272087/ads1298-raising-the-spi-to-a-higher-frequency-will-not-read-any-information

器件型号:ADS1298

大家好、

正在使用 ESP32S3芯片、并且使用 ESP-IDF 编程环境中的 SPI 接口运行 ADS1298芯片。

当 SPI 在1 MHz 上通信时、它可以正常读取/写入寄存器数据、发送 cmd 指令、并通过 DRDY 引脚上的外部中断正确读取测量的数据。 数据采集频率最高可达2 KHz。 现在、将数据采集速率设置为8kHz、因此使用1MHz SPI 是不够的。

客户尝试将 SPI 时钟频率增加到2、4、8、10 MHz、但无法正常通信。 无法对寄存器进行写入/读取、芯片无法接收 SPI 发送的 CMD 指令。 虽然根据 ADS1298手册、它可以支持至少15MHz SPI 通信。

请注意、ESP32S3的 SPI 中 CS 的下降沿和 SCLK 的第一个上升沿基本上同时生成。  

您能帮助我们来看看这一案例吗? 谢谢。

此致、

切里

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cherry:

    我可以询问谁可能是该客户吗? 如果不允许公开披露、请将其转换为内部文件或向我发送电子邮件。

    我不认识 ESP32S3、也不熟悉 ESP32S3、因此我不具备帮助任何与 ESP32S3相关的知识。

    ------------------------------------------------------------------------------------------------------------------------

    关于 ADS1298的 SPI、客户需要确保时序遵循数据表第17页  

    7.6时序要求:串行接口

    7.7开关特性:串行接口

    例如

    如果2.7V<=DVDD<=3.6V、TSCLK 或 SCLK 频率必须低于20 MHz

    如果 1.65V<=DVDD<=2V、TSCLK 或 SCLK 频率必须低于15.01 MHz

    和  

    确保使用 SPI 设置"注意:SPI 设置为 CPOL = 0和 CPHA = 1"。

    -------------------------------------------------------

    我想问一下他们计划使用什么数据速率(SPS)吗?

    他们发现无法读取到最高到哪一个 SCLK 频率?

    此外、

    确保-  

    "(1) START 和 STOP 命令会在操作码传输结束时的第七个 SCLK 下降沿生效。"

    "如图63所示、DRDY 在转换开始时输出高电平、在数据就绪时输出低电平"

    因此、请检查主机/主器件的 SPI 是否在 START 命令之后始终等待至少7个 SCLK 下降沿并等待/DRDY 变为低电平以进行读取?

    换句话说、他们可能希望使用示波器探头来比较数字信号时序、以便比较

    当 SPI 读取正常工作时

    当 他们开始看到 SPI 无法正常工作时、

    并查看是否有任何时序错位?  

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的支持!

    SPI 协议的时序仅为 CS 下降、并与 SCLK 的一个边沿同时到达、未达到最小17ns 延迟。 客户需要对其实现8ksps 的采样率、因此读取 SPI 的时钟速率约为8 MHz、使用/DRDY 的上升沿读取数据。 有可能吗?

    此外、您能否帮助推荐一种寄存器配置、该配置要求数据采样率为8Ksps、跌倒检测是一种交流检测?

    谢谢。此致、

    切里

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    要设置输出数据速率、需要询问客户 使用的是哪种模式?

    CONFIG1:配置寄存器1

    高分辨率或低功耗模式?

    该位决定器件是在低功耗模式还是在高分辨率模式下运行。 0 = LP 模式1 = HR 模式

    对于高分辨率模式、fmod = fCLK /4。 对于低功耗模式、Fmod = fCLK / 8

    然后、根据上述模式选择、它们可以设置输出数据速率 DR[2]

    001:Fmod / 32 (HR 模式:16kSPS、 LP 模式:8kSPS )

    010:脚本/ 64 ( HR 模式:8kSPS 、LP 模式:4kSPS)

    ----------------

     它们是否指的是交流导联脱落检测?

    他们需要设置以下内容-

    LOFF:导联脱落控制寄存器(地址= 04h)

    FLEAD_OFF[1:0]设置为 01 = FDR /4时的交流导联脱落检测

    和、

    "交流激励信号以高于目标频带的频率引入、从而生成带外差分信号 可单独滤除并进行处理。 通过测量输出频谱处激励信号的幅度、可以计算导联脱落状态 "

    使用交流导联脱落检测时、客户需要执行 POST DSP 和算法。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    因为我没有收到您的反馈、

    我即将关闭 TT。

    谢谢