This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS131M03:fCLKIN 与噪声以及功率模式与噪声

Guru**** 1811170 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1277086/ads131m03-fclkin-vs-noise-and-power-mode-vs-noise

器件型号:ADS131M03

团队成员很好!

我的客户对该 IC 很感兴趣、并且对噪声规格还有进一步的问题。

下表摘自第15页。 此时主时钟设置为8.192 MHz。

我知道 调制时钟和滤波器时钟(调制时钟/OSR)对于上述噪声值至关重要。

问题1: 我的客户在2MHz、1MHz、300kHz 时需要噪声值和 DR 值。 这里有一些值吗? 如何计算这些值?

问题2. 您能告诉我们噪声和动态范围与高分辨率模式/低功耗模式/VLP 之间的关系是什么机制吗?

谢谢。

卢克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Luke、您好!

    我看到您对同一 ADC 提出了类似的问题、您可以在以下内容中找到答案:

    ADS131M03:关于时钟输入规范

    您能否将客户的姓名输入到上面的"备注"字段中? 谢谢。

    此致、

    戴尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dale:

    感谢您的持续支持。

    上一个问题已经"解决了";因此,我要再讲一个问题。

    此外、我在这个主题中提出的问题在 上一主题中未涉及。

    请认真回答。

    谢谢。

    卢克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Luke、您好!

    问题1:所有数据均已包含在数据表中。 正如我在之前的帖子中所说的、噪声主要与 OSR 有关、如果 OSR 在不同主时钟下相同、则噪声是相同的。

    Q2:正如我说过的、噪声是 由 OSR 决定的、而不是取决于 OSR 配置和客户实际使用的主时钟的数据速率。

    此致、

    戴尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dale:

    感谢您的答复。

    您的答案很合理。

    另一个问题:

       我能够在数据表中找到的高分辨率模式、低功耗模式和超低功耗模式的唯一特性差异是外部时钟频率。

    这是否意味着这些模式之间存在差异、可解锁频率上限最大值? (因此、可实现更高的 OSR?)

    就性能差异 vs.模式而言、我是否缺少其他主要特性?

    谢谢。

    卢克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Luke、您好!

    对于这三种模式、64至16384的 OSR 相同。 在相同的 OSR 配置下、使用更高的主时钟频率可以实现更高的数据速率。 此外、必须降低调制器时钟频率以降低功耗、因此 LP 和 VLP 模式下的主时钟频率受到限制。

     所有信息都显示在数据表中。 除了性能外、这些模式具有不同的功耗。

    此致、

    戴尔